特許
J-GLOBAL ID：200903009104443381

レジスタ検証装置、方法及びプログラム

発明者：
▲高▼田 光子

▲高▼田 光子 について

, 
後藤 新一

後藤 新一 について

, 
中本 竹織

中本 竹織 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2007-065418
公開番号（公開出願番号）：特開2008-226020
出願日： 2007年03月14日
公開日（公表日）： 2008年09月25日
要約：
【課題】レジスタ検証において高精度の網羅率を実現する。【解決手段】レジスタ検証装置(10A)は、レジスタへのアクセスに係る仕様を記したレジスタ情報(102)に基づいて、テストベンチ(103)が実行されたときのレジスタへのアクセスの有無及び読み書き順序の正否を監視するためのプロパティ(104)を生成するプロパティ生成部(11)と、回路記述(101)に対してテストベンチ(103)を実行するとともにプロパティ(104)で特定された回路動作の監視を行う検証実施部(12)と、検証実施部(102)による監視の結果に基づいて、検証の網羅率を算出する網羅率算出部(13)とを備えている。【選択図】図1
請求項（抜粋）：
レジスタを介して制御回路によって制御される周辺回路を備えた集積回路の回路記述に対してテストベンチを実行して前記レジスタへのアクセスに係る検証を行うレジスタ検証装置であって、 前記レジスタへのアクセスに係る仕様を記したレジスタ情報に基づいて、前記テストベンチが実行されたときの前記レジスタへのアクセスの有無及び読み書き順序の正否を監視するためのプロパティを生成するプロパティ生成部と、 前記回路記述に対して前記テストベンチを実行するとともに前記プロパティで特定された回路動作の監視を行う検証実施部と、 前記検証実施部による前記監視の結果に基づいて、前記検証の網羅率を算出する網羅率算出部とを備えた ことを特徴とするレジスタ検証装置。
IPC (2件)：
G06F 17/50 ,  G01R 31/28
FI (2件)：
G06F17/50 672F ,  G01R31/28 F
Fターム (8件)：
2G132AA04 ,  2G132AB01 ,  2G132AC03 ,  2G132AC11 ,  2G132AL11 ,  5B046AA08 ,  5B046BA02 ,  5B046JA05
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM