特許

J-GLOBAL ID：200903009165680734

メモリ・システム内の障害メモリ要素を識別する方法及びメモリ・システム

発明者： ルイス・エー・ラストラス-モンタノ ,  ティモシー・ジェー・デル
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (4件)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
公報種別：公開公報
出願番号（国際出願番号）：特願2007-322378
公開番号（公開出願番号）：特開2008-165772
出願日： 2007年12月13日
公開日（公表日）： 2008年07月17日
要約：

【課題】メモリ・システムの保守性を改良するための方法及びシステムを提供する。【解決手段】 本方法は、読み取り要求に応答して2つ以上のメモリ・モジュールが一斉に動作するメモリ・システム内の障害メモリ要素を識別することに係る。本方法は、訂正不能エラー(UE)に関連するシンドローム・ビット及びアドレスを受信するステップを含む。また、本方法は、以前の訂正可能エラー(CE)が生じていることに応答して、メモリ装置の位置を指定する前記CEのロケーションを検索するステップと、前記CEの前記ロケーション及び前記UEの前記シンドローム・ビットを入力として使用することにより、メモリ装置の位置を指定する前記UEのロケーションを決定するステップと、前記UEの前記ロケーションに関連する障害メモリ要素を識別するステップとをさらに含む。【選択図】 図8

請求項（抜粋）：

読み取り要求に応答して2つ以上のメモリ・モジュールが一斉に動作するメモリ・システム内の障害メモリ要素を識別する方法であって、 訂正不能エラー(UE)に関連するシンドローム・ビット及びアドレスを受信するステップと、 以前の訂正可能エラー(CE)が生じていることに応答して、 メモリ装置の位置を指定する前記CEのロケーションを検索するステップと、 前記CEの前記ロケーション及び前記UEの前記シンドローム・ビットを入力として使用することにより、メモリ装置の位置を指定する前記UEのロケーションを決定するステップと、 前記UEの前記ロケーションに関連する障害メモリ要素を識別するステップとを含む、方法。

IPC (2件)：

G06F 12/16 ,  G06F 11/08

FI (2件)：

G06F12/16 320F ,  G06F11/08 310A

Fターム (6件)：

5B001AA11 ,  5B001AB01 ,  5B001AD03 ,  5B018GA02 ,  5B018HA14 ,  5B018NA02

引用特許：

出願人引用 (9件)

• 米国特許第5513135号明細書
  
• 米国特許第6173382号明細書
  
• 米国特許第6510100号明細書
  
• 米国特許第6587912号明細書
  
• 米国特許第6381685号明細書
  
• 特開平1-286060
  
• 冗長化メモリのエラー訂正機構
  公報種別：公開公報   出願番号：特願平8-206999   出願人：日本電気株式会社
• 特開平3-152643
  
• 特開平2-304652
  

審査官引用 (4件)

• 特開平1-286060
  
• 冗長化メモリのエラー訂正機構
  公報種別：公開公報   出願番号：特願平8-206999   出願人：日本電気株式会社
• 特開平3-152643
  
• 特開平2-304652