特許

J-GLOBAL ID：200903009231554940

フューズトリミング回路

発明者： 井上 成人
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-034825
公開番号（公開出願番号）：特開2000-236022
出願日： 1999年02月12日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】フューズトリミング時の入力回路のゲート酸化膜のダメージを防止したフューズトリミング回路を得られるようにすること。【解決手段】 保護用NMOSトランジスタのゲート電極の電位がドレイン電圧との中間電位に設定されるために、フューズ抵抗と分割抵抗で電圧分割し、ICの微細化によりゲート酸化膜が薄くなっても、ゲート酸化膜に高い電界がかからないようにすることができる。

請求項（抜粋）：

P型半導体基板上に設けられたトリミングを行なうパッド端子と、該パッド端子に一方の端を結合する切断可能なフューズ抵抗と、該フューズ抵抗の他方の端と接地線を結合する分割抵抗と、該パット端子に一方の端を結合する保護抵抗と、該保護抵抗の他方の端にドレインが結合し、ソースが接地されたかつ、ゲート電極が該フューズ抵抗と該分割抵抗の結合部に結合している保護用NMOSトランジスタと、該保護抵抗に結合してトリミング端子のレベルを決めるための電源線に吊られたプルアップトランジスタと、該保護抵抗にゲート電極が結合した入力回路からなることを特徴としたフューズトリミング回路。

IPC (2件)：

H01L 21/82 ,  G02F 1/133 505

FI (2件)：

H01L 21/82 F ,  G02F 1/133 505

Fターム (14件)：

2H093NC62 ,  2H093ND39 ,  2H093ND40 ,  2H093ND60 ,  5F064BB07 ,  5F064BB35 ,  5F064CC09 ,  5F064CC22 ,  5F064FF04 ,  5F064FF27 ,  5F064FF30 ,  5F064FF33 ,  5F064FF34 ,  5F064FF45

引用特許：

審査官引用 (3件)

• 特開平4-163934
  
• キャパシタカップリング式静電放電防護装置
  公報種別：公開公報   出願番号：特願平7-238769   出願人：華邦電子股ふん有限公司
• 特開平4-218935