特許
J-GLOBAL ID：200903009258327260

半導体装置

発明者：
土明 正勝

土明 正勝 について

, 
中崎 靖

中崎 靖 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-340265
公開番号（公開出願番号）：特開2000-164600
出願日： 1998年11月30日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】接合リークを招くことなく、イントリンシクゲッタリングによって、素子形成領域中の汚染物を効果的に除去することのできるCMOSFETを実現すること。【解決手段】ボロン濃度が1×1017cm-3を超えるn型ウェル層8を形成し、n型ウェル層8の直下近傍にゲッタリングサイトしての酸素析出物11を形成する。
請求項（抜粋）：
シリコン基板内に形成されたゲッタリングサイトとしての酸素析出物と、前記シリコン基板に形成された半導体素子を構成する、不純物濃度が1×1017cm-3を超えるn型層とp型層によって構成されたpn接合と、このpn接合の接合面から伸びる空乏層の範囲内にある前記n型層内に導入され、かつ濃度が1×1017cm-3を超えるボロンとを具備してなることを特徴とする半導体装置。
IPC (3件)：
H01L 21/322 ,  H01L 21/8238 ,  H01L 27/092
FI (2件)：
H01L 21/322 Y ,  H01L 27/08 321 B
Fターム (14件)：
5F048AA01 ,  5F048AA03 ,  5F048AA07 ,  5F048AB01 ,  5F048AC03 ,  5F048BB06 ,  5F048BB07 ,  5F048BC05 ,  5F048BC07 ,  5F048BE01 ,  5F048BE03 ,  5F048BE10 ,  5F048BG13 ,  5F048DA10
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM