特許
J-GLOBAL ID：200903009270108817
改良型クロック手段を備えた慣性速度センサー及び方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-279090
公開番号（公開出願番号）：特開2002-188925
出願日： 2001年09月14日
公開日（公表日）： 2002年07月05日
要約：
【要約】【課題】 センサーの故障に対してガードするための対策【解決手段】 ドライブ信号は速度感知要素に送られ、速度感知要素の動きに対応する出力信号を提供するためにピックアップ回路は速度感知要素に連結され、デジタル論理は速度センサーをキャリブレートし、速度センサーの故障の発生を検知し、速度感知要素はデジタル論理にシステムクロック信号を提供するための周波数基準として利用され、速度感知要素の振動とシステムクロック信号との間には固定位相関係が維持され、作動電力がセンサーに印加された後のある期間中は疑似遷移に対する応答を排除するためにシステムクロック信号は濾波され、デジタル論理はシステムクロック信号と同期してリセットされることを特徴とする慣性速度センサー及び方法が開示されている。
請求項（抜粋）：
慣性速度センサーにおいて、共振固有周波数を有する振動速度感知要素と、ドライブ信号を前記速度感知要素に送るためのドライブ回路と、前記速度感知要素の動きに対応する出力信号を提供するための前記速度感知要素に連結されているピックアップ回路と、前記速度センサーをキャリブレートし、前記速度センサーの故障の発生を検知するためのデジタル論理と、前記デジタル論理にシステムクロック信号を提供するための、前記速度感知要素を周波数基準として利用している手段と、前記速度感知要素の振動と前記システムクロック信号との間に固定位相関係を維持するための手段と、作動電力がセンサーに印加された後に続く期間中は疑似遷移に対する応答を排除するために前記システムクロック信号を濾波するための段階と、前記システムクロック信号と同期して前記デジタル論理をリセットするための手段と、を備えていることを特徴とする慣性速度センサー。
IPC (2件)：
FI (2件)：
Fターム (7件)：
2F105AA02
, 2F105AA03
, 2F105AA05
, 2F105BB04
, 2F105CC01
, 2F105CD02
, 2F105CD06
