特許
J-GLOBAL ID：200903009304146985

高速アダマール変換器

発明者：
東海林 隆

東海林 隆 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-365857
公開番号（公開出願番号）：特開2001-184337
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：
【要約】【課題】 演算すべきビット数が増加した場合であっても回路規模の増大を最小限に抑えるとともに開発TATの短縮化を図ることができる高速アダマール変換器を提供する。【解決手段】 量子化ビット数pのn次元の入力データに対してそれぞれ同様の構成をなし、入力ラッチと出力ラッチを共用化する切替スイッチを用いて“p+log2n”段の1ビットシフトレジスタを構成するn個のシフトレジスタ部と、1ビットごとに加減算を行う“n/2”個のバタフライ演算部を備える。所定のタイミングで切替スイッチにより入力データを入力し、“log2n×(p+log2n)”クロックごとに、切替スイッチによりシフトレジスタの格納データを量子化データとして出力させる。
請求項（抜粋）：
所定のデータ入力タイミングでそれぞれ入力される量子化ビット数pからなる入力データあるいは(p+log2n)(nは自然数)ビットのシリアルデータのいずれか一方を順次1ビットずつ所定のシフトタイミングでシフトする第1〜第nのシフトレジスタ部と、第(2i-1)(ただし、1≦i≦n/2、iは自然数)および第(2i)のシフトレジスタ部によって1ビットずつ順次シフト出力された1ビットデータの加算および減算を行って、加算結果および減算結果をそれぞれ第iおよび第(i+n/2)のシフトレジスタ部に対して前記シリアルデータとして出力する第1〜第(n/2)のバタフライ演算部とを具備することを特徴とする高速アダマール変換器。
Fターム (5件)：
5B056AA05 ,  5B056BB17 ,  5B056FF02 ,  5B056FF04 ,  5B056FF08
引用特許：
出願人引用 (3件)
  • 高速アダマール変換器
    公報種別：公開公報   出願番号：特願平5-087335   出願人：三菱電機株式会社
  • 特開平1-029970
  • 特開昭58-200375
審査官引用 (3件)
  • 高速アダマール変換器
    公報種別：公開公報   出願番号：特願平5-087335   出願人：三菱電機株式会社
  • 特開平1-029970
  • 特開昭58-200375

前のページに戻る

TOP

BOTTOM