特許

J-GLOBAL ID：200903009333978680

半導体エピタキシャル成長方法

発明者： 久保 実
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-044496
公開番号（公開出願番号）：特開平9-237761
出願日： 1996年03月01日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】 量子細線構造の作製方法を提供する。【解決手段】 Si基板表面にステップを有する傾斜基板を用い、加熱処理により単原子ステップが複数ステップエッジに集中させる。(バンチング)ステップバンチングしたところにSi基板よりバンドギャップエネルギーが小さいSiもしくはSiを含むIV属半導体混晶をステップエッジ上に細線状に形成し、さらにSi層で埋め込む。その結果、ステップエッジに量子細線構造が自己形成される。

請求項（抜粋）：

微傾斜したSi基板表面のステップを一定密度毎に局在させる工程と、前記の局在させた表面ステップ部分にGeもしくはGeを含むIV族系の半導体を選択的に成長する工程と、前記選択成長した部分をバンドギャップエネルギーの大きなSiを含むIV族系の半導体で埋め込み成長する工程とを含むことを特徴とする半導体エピタキシャル成長方法。

IPC (4件)：

H01L 21/20 ,  H01L 21/203 ,  H01L 29/06 ,  H01L 29/88

FI (4件)：

H01L 21/20 ,  H01L 21/203 M ,  H01L 29/06 ,  H01L 29/88 S

引用特許：

審査官引用 (2件)

• 半導体量子細線の製造方法
  公報種別：公開公報   出願番号：特願平5-026412   出願人：日本電信電話株式会社
• 量子細線及びこれを用いた素子
  公報種別：公開公報   出願番号：特願平4-017448   出願人：株式会社日立製作所