特許

J-GLOBAL ID：200903009368000593

半導体装置および半導体集積回路装置

発明者： 百 瀬 寿 代 ,  岩 井 洋 ,  斎 藤 雅 伸 ,  大 黒 達 也 ,  小 野 瑞 城 ,  吉 富 崇 ,  中 村 新 一
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-082462
公開番号（公開出願番号）：特開2005-217436
出願日： 2005年03月22日
公開日（公表日）： 2005年08月11日
要約：

【課題】 MIS型FETの駆動力向上。【解決手段】 半導体装置は、相互コンダクタンス(gm)が nMOSにおいてgm≧280VDD+200 pMOSにおいてgm≧150VDD+65 単位はVDD(V)、gm(mS/mm)であり、電流駆動能力が nMOSにおいてId≧0.598VDD-0.247 pMOSにおいてId≧|0.268VDD-0.102|を満たすように構成される。【選択図】 図1

請求項（抜粋）：

第一導電型の半導体基板と、 該半導体基板上に絶縁膜を介して形成されたゲート電極と、 該半導体基板のゲート電極直下に位置するチャネル形成領域の両側に形成された第二導電型のソース/ドレイン領域とを備え、 相互コンダクタンス(gm)が nMOSにおいてgm≧280VDD+200 pMOSにおいてgm≧150VDD+65 単位はVDD(V)、gm(mS/mm)である ことを特徴とする半導体装置。

IPC (2件)：

H01L21/8238 ,  H01L27/092

FI (2件)：

H01L27/08 321A ,  H01L27/08 321D

Fターム (13件)：

5F048AA01 ,  5F048AA08 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BB06 ,  5F048BB11 ,  5F048BC06 ,  5F048DA24 ,  5F048DA29 ,  5F048DB02 ,  5F048DB03 ,  5F048DB06

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-071701   出願人：株式会社東芝

引用文献：

審査官引用 (1件)

• High performance 0.1 μm CMOS devices with 1.5 V power supply