特許

J-GLOBAL ID：200903009402952809

半導体記憶装置

発明者： 高島 大三郎 ,  渡辺 重佳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-229215
公開番号（公開出願番号）：特開平6-187778
出願日： 1993年09月14日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】 フォールデッドBL方式に比べてメモリセル面積を縮小することができ、かつオープンBL方式に比べてセンスアンプの設計ルールを緩和することができるDRAMを提供すること。【構成】 複数本のワード線WLと複数本のビット線BLが配置され、これらビット線BLとワード線WLの交点位置に選択的にメモリセルMCが配置されたメモリセルアレイ構成を有するDRAMにおいて、1つのセルアレイ内の複数のビット線の一部は、複数のビット線対を形成してアレイBの右端,アレイAの左端のセンスアンプSAとつながり、フォールデッド・ビットライン構成をなし、1つのセルアレイ内の複数のビット線の残りは、セルアレイの隣の他のセルアレイ内の複数のビット線と2本で組を形成して2つのアレイA,B間にあるセンスアンプSAとつながり、オープン・ビットライン構成をなすことを特徴とする。

請求項（抜粋）：

複数本のワード線と複数本のビット線との交点位置に選択的にメモリセルを配置したセルアレイを複数個配設してなるダイナミック型の半導体記憶装置において、第1のセルアレイの複数のビット線の一部は、複数のビット線対を形成して第1のセルアレイ端で第1のセンスアンプ部に接続され、フォールデッド・ビットライン構成をなし、第1のセルアレイの複数のビット線の残りは、第1のセルアレイに第2のセンスアンプ部を介して隣接する第2のセルアレイの複数のビット線の一部と2本で組を形成し、第2のセンスアンプを用いたオープン・ビットライン構成をなすことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 ,  H01L 27/108

FI (2件)：

G11C 11/34 362 B ,  H01L 27/10 325 P

引用特許：

出願人引用 (3件)

• 特開平4-271086
  
• 特開平1-251390
  
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-004606   出願人：松下電子工業株式会社

審査官引用 (2件)

• 特開平4-271086
  
• 特開平1-251390