特許

J-GLOBAL ID：200903009403928464

半導体装置の製造方法

発明者： 白田 理一郎 ,  遠藤 哲郎 ,  有留 誠一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-191534
公開番号（公開出願番号）：特開平8-055920
出願日： 1994年08月15日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】 PEPで決まる最小ピッチよりも狭いピッチのライン&スペース・パターンを形成することができ、素子の微細化及び高集積化に寄与し得る半導体装置の製造方法を提供すること。【構成】 半導体基板上に複数本の平行なストライプ状の導電膜パターンを有する半導体装置の製造方法において、シリコン基板11上にゲート絶縁膜14を介して多結晶シリコン膜15を形成した後、多結晶シリコン膜15上にCVDシリコン酸化膜16を形成し、次いで酸化膜16をストライプ状にパターン加工し、次いで多結晶シリコン膜15及び酸化膜16上にCVDシリコン窒化膜19を形成し、次いで窒化膜19を全面エッチングしストライプ状パターンの側壁部のみに残し、次いで酸化膜16を除去したのち、窒化膜19をマスクに多結晶シリコン膜15を選択エッチングすることを特徴とする。

請求項（抜粋）：

半導体基板上に複数本の平行なストライプ状の導電膜パターンを有する半導体装置の製造方法において、半導体基板上に導電膜を形成する工程と、前記導電膜上に第1のマスク材料膜を形成する工程と、第1のマスク材料膜をストライプ状にパターン加工する工程と、前記導電膜及び第1のマスク材料膜上にこれらとは異なる第2のマスク材料膜を形成する工程と、第2のマスク材料膜を全面エッチングしてストライプ状パターンの側壁部のみに第2のマスク材料膜を残す工程と、第1のマスク材料膜を除去する工程と、第2のマスク材料膜をマスクに前記導電膜を選択エッチングする工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434