特許
J-GLOBAL ID：200903009426227358

インターリーブ回路

発明者：
斎藤 安弘

斎藤 安弘 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001310
公開番号（公開出願番号）：特開平7-212250
出願日： 1994年01月11日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】本発明は小規模で複数種類のインターリーブを行うことができるインターリーブ回路を提供することを目的とする。【構成】行数m×列数nの行列のmに対応する数値である第1設定値Mを設定する第1設定手段13と、nに対応する数値である第2設定値Nを設定する第2設定手段14と、Nから「1」を減算した数値に対応する回数だけMを累積加算する演算を、行列の第1列第1行目の初期値と初期値に「1」を累積加算して得られる各数値とに対して順次行い、これを初期値にmから「1」を減算した数値が加算されるまで行って得られる数列を書き込み用のアドレス信号Awrとし、ある定められた数値がMとして設定された際に、初期値とm×nの演算結果から「1」を減算した数値に対応する回数だけ初期値に「1」を累積加算して順次得られる各数値とによる数列を読み出し用のアドレス信号Awrとするアドレス発生手段12とを具備して構成する。
請求項（抜粋）：
行数m×列数nで、かつ第1列の第1行目から各列を上から下へ進んで第n列の第m行目まで「1」ずつ増加する数値が配列された行列における数値を、第1列から第n列方向にトレースし、このトレースを第1行目から第n行目まで1行ずつずらして行うことにより順次得られる数値をライトアドレス信号として用いて記憶手段(11)にデータDiを書き込み、該行列における数値を第1行から第n行方向にトレースし、このトレースを第1列目から第m列目まで1行ずつずらして行うことにより順次得られる数値をリードアドレス信号として用いて該記憶手段(11)に書き込まれたデータを読み出すといったインターリーブを行うインターリーブ回路において、前記行数mに対応する数値である第1設定値(M) を設定する第1設定手段(13)と、前記列数nに対応する数値である第2設定値(N) を設定する第2設定手段(14)と、該第2設定値(N) から「1」を減算した数値に対応する回数だけ該第1設定値(M) を累積加算する演算を、前記第1列の第1行目の初期値と該初期値に「1」を累積加算して得られる各数値とに対して順次行い、これを該初期値に該行数mから「1」を減算した数値が加算されるまで行って得られる数列を前記ライトアドレス信号に対応するアドレス信号(Awr) として出力し、該第1設定手段(13)である定められた数値が該第1設定値(M) として設定された際に、該初期値と該行数m×該列数nの演算結果から「1」を減算した数値に対応する回数だけ該初期値に「1」を累積加算して順次得られる各数値とによる数列を前記リードアドレス信号に対応するアドレス信号(Awr) として出力するアドレス発生手段(12)とを具備したことを特徴とするインターリーブ回路。
IPC (3件)：
H03M 13/22 ,  H04B 14/04 ,  H04L 1/00
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM