不揮発性半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-364611
公開番号（公開出願番号）：特開2000-188384
出願日： 1998年12月22日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】高密度化、超高集積化に適し、かつ、誤書き込みの恐れがない高信頼性のEEPROMのメモリセルとその動作方法とを提供する。【解決手段】NAND型メモリセルアレイのソース線側、及びビット線側に配置される選択ゲートセルのゲートを、メモリセルと同様に、フローティング状態の電荷蓄積層と制御ゲート層との2層構造にし、メモリセルと同一製造工程で同時に形成する。このとき、チャネルへのイオン注入条件は、メモリセルのチャネルブート比を最適化するように設定し、選択ゲートセルとして必要なカットオフ特性の最適化は、イオン注入によらずに、選択ゲートセルに含まれる電荷蓄積層への電荷の注入により行う。メモリセルと選択ゲートセルとを同一形状とし、さらに、電荷蓄積層と分離溝とを自己整合的に形成することにより高密度化に適し、かつ、誤書き込みの恐れがない高信頼性のEEPROMが得られる。

請求項（抜粋）：

ビット線とソース線との間に、少なくとも電荷蓄積層と制御ゲート層とを含む複数のメモリセルが直列に接続されたNAND型メモリセルからなるメモリセルアレイを具備する不揮発性半導体記憶装置において、前記NAND型メモリセルは、前記ビット線側の一端に接続された第1の選択ゲートセル、及び前記ソース線側の一端に接続された第2の選択ゲートセルの少なくともいずれかを備え、前記第1、第2の選択ゲートセルは、前記複数のメモリセルと略同一寸法の制御ゲート層及び電気的にフローティング状態の電荷蓄積層を含むことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 , G11C 16/04 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 434 , G11C 17/00 621 A , G11C 17/00 622 E , H01L 29/78 371

Fターム (34件)：

5B025AA01 , 5B025AC01 , 5F001AA23 , 5F001AB03 , 5F001AC01 , 5F001AD12 , 5F001AD19 , 5F001AD41 , 5F001AD53 , 5F001AD60 , 5F001AE02 , 5F001AE03 , 5F001AE08 , 5F001AG07 , 5F083EP02 , 5F083EP23 , 5F083EP33 , 5F083EP34 , 5F083EP35 , 5F083EP76 , 5F083ER09 , 5F083ER19 , 5F083ER22 , 5F083ER30 , 5F083GA09 , 5F083GA15 , 5F083KA05 , 5F083KA11 , 5F083LA01 , 5F083LA02 , 5F083LA12 , 5F083LA20 , 5F083NA01 , 5F083PR29

引用特許：

審査官引用 (1件)

不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平7-134817 出願人：株式会社東芝

前のページに戻る