特許

J-GLOBAL ID：200903009486221529

半導体装置の製造方法

発明者： ジョン マーク ドライナン
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093833
公開番号（公開出願番号）：特開平10-284492
出願日： 1997年04月11日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 CMPにより平坦化を行う場合、形成されている溝や穴などに研磨残物が残留しないようにする。【解決手段】 タングステン層106上に、例えばSOG材料を塗布することにより、保護膜107を平坦に形成する。この保護膜107の形成により、隙間104aは埋め込まれる。

請求項（抜粋）：

半導体基板上に第1の層を形成する第1の工程と、前記第1の層の所定位置に凹部を形成する第2の工程と、前記第1の層の前記凹部を含めた上に第2の層を形成する第3の工程と、前記第2の層上に前記第2の層の凹部に入り込むように保護膜を形成する第4の工程と、前記保護膜および前記第2の層を化学的機械研磨により削除し、前記第1の層の前記凹部内に前記第2の層および前記保護膜を残した状態で、前記凹部以外の面を露出させる第5の工程とを少なくとも備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/304 321

FI (2件)：

H01L 21/88 K ,  H01L 21/304 321 S

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-302752   出願人：日本電気株式会社