特許
J-GLOBAL ID：200903009489768693
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-007764
公開番号（公開出願番号）：特開2001-195900
出願日： 2000年01月17日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】 メモリセルのストレージノードとメモリセルのトランジスタにおけるゲートとの高抵抗ショートを検出することができる半導体記憶装置を得る。【解決手段】 ロウコントロール部2におけるセンスアンプ活性化信号発生回路部13は、Highレベルのテストモード信号TMが入力されるテストモード時に、センスアンプ活性化信号SON及びZSOPを活性化させるタイミングを所定時間遅延させて、センスアンプ部3の各センスアンプを活性化させるタイミングを所定時間遅延させ、メモリセルにおけるストレージノードSNとトランジスタのゲートTGとの間で起きている高抵抗ショートを検出するようにした。
請求項（抜粋）：
電荷を蓄える容量とトランジスタによって構成された複数のメモリセルからなるメモリセルアレイ部と、該メモリセルアレイ部の各メモリセルに蓄えられた電荷をデータとして判別する少なくとも1つのセンスアンプで構成されたセンスアンプ部と、テストモード時に、通常時よりも該センスアンプを所定時間遅延させて動作させる、該センスアンプ部の動作制御を行うセンスアンプ制御部と、を備えること特徴とする半導体集積回路。
IPC (4件)：
G11C 29/00 671
, G01R 31/28
, G11C 11/409
, G11C 11/401
G11C 29/00 671 Z
, G01R 31/28 B
, G11C 11/34 353 E
, G11C 11/34 371 A
2G032AA07
, 2G032AH04
, 5B024AA15
, 5B024BA03
, 5B024BA09
, 5B024BA21
, 5B024CA11
, 5B024EA01
, 5L106AA01
, 5L106DD00
, 5L106EE02
, 5L106FF01
, 5L106GG03
