特許
J-GLOBAL ID：200903009568336693

半導体装置の製造方法

発明者：
実沢 佳居

実沢 佳居 について

, 
大橋 直史

大橋 直史 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-051432
公開番号（公開出願番号）：特開2005-243903
出願日： 2004年02月26日
公開日（公表日）： 2005年09月08日
要約：
【課題】 多孔質絶縁膜を用いて、電気的特性や信頼性に優れた半導体装置を製造する方法を提供する。【解決手段】 半導体基板の上に形成した絶縁膜組成物に不活性ガス雰囲気下、350°C以下の温度で第1の加熱処理を行い非多孔質絶縁膜を形成する。次に、レジストパターンをマスクとしたドライエッチングにより非多孔質絶縁膜に溝を形成し、アッシングによりレジストパターンを除去した後、半導体基板の表面を洗浄する。その後、非多孔質絶縁膜に第2の加熱処理を行うことによって多孔質絶縁膜にする。第2の加熱処理は酸化性ガス雰囲気下で行うので、従来より低温で空孔形成材を除去して低誘電率の絶縁膜を形成することができる。【選択図】 図7
請求項（抜粋）：
半導体基板の上方に、絶縁膜前駆体および空孔形成材を含む絶縁膜組成物を塗布する工程と、 前記絶縁膜組成物に対して不活性ガス雰囲気下、350°C以下の温度で第1の加熱処理を行い、前記絶縁膜前駆体を重合させて非多孔質絶縁膜を形成する工程と、 前記非多孔質絶縁膜の上にCMPストッパ膜を形成する工程と、 前記CMPストッパ膜の上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記CMPストッパ膜および前記非多孔質絶縁膜にドライエッチングを行い、前記非多孔質絶縁膜に溝を形成する工程と、 前記レジストパターンをアッシングにより除去する工程と、 前記アッシング後に前記半導体基板の表面を洗浄する工程と、 前記洗浄後に前記非多孔質絶縁膜に対して酸化性ガス雰囲気下で第2の加熱処理を行い、前記非多孔質絶縁膜から前記空孔形成材を除去することによって多孔質絶縁膜を形成する工程と、 前記CMPストッパ膜の上および前記溝の内面にバリアメタル膜を形成する工程と、 前記溝を埋め込むようにして前記バリアメタル膜の上に銅層を形成する工程と、 前記銅層および前記バリアメタル膜をCMP法により研磨して銅配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/3205 ,  H01L21/316 ,  H01L21/768
FI (4件)：
H01L21/88 B ,  H01L21/316 B ,  H01L21/90 Q ,  H01L21/88 M
Fターム (30件)：
5F033HH11 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ49 ,  5F033QQ74 ,  5F033QQ91 ,  5F033RR01 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR22 ,  5F033RR25 ,  5F033RR29 ,  5F033SS08 ,  5F033SS11 ,  5F033SS22 ,  5F033WW03 ,  5F033XX24 ,  5F058BA20 ,  5F058BC02 ,  5F058BD01 ,  5F058BF46 ,  5F058BH02 ,  5F058BH03 ,  5F058BJ02
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM