特許

J-GLOBAL ID：200903028421799838

半導体装置の製造方法

発明者： 増田 員拓
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-235930
公開番号（公開出願番号）：特開2002-050687
出願日： 2000年08月03日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】 多孔質絶縁層のような機械的強度の低い低誘電率絶縁膜を適用する場合において、導電層の研磨の際に、研磨圧力が高くても膜はがれ、膜破壊等のない良好な、半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、以下の工程(a)〜(e)を含む。(a)多孔質絶縁層の前駆体30aを形成する工程、(b)多孔質絶縁層の前駆体30aの所定領域を除去し、スルーホール32を形成する工程、(c)多孔質絶縁層の前駆体30aの上に、スルーホール32を充填する導電層42を形成する工程、(d)導電層42を研磨し、スルーホール32内に埋め込み配線層40を形成する工程、および(e)工程(d)の後、多孔質絶縁層の前駆体30aを多孔質化して、多孔質絶縁層30を形成する工程。

請求項（抜粋）：

以下の工程(a)〜(e)を含む、半導体装置の製造方法。(a)多孔質絶縁層の前駆体を形成する工程、(b)前記多孔質絶縁層の前駆体の所定領域を除去し、スルーホールを形成する工程、(c)前記多孔質絶縁層の前駆体の上に、前記スルーホールを充填する導電層を形成する工程、(d)前記導電層を研磨し、スルーホール内に埋め込み配線層を形成する工程、および(e)前記工程(d)の後、前記多孔質絶縁層の前駆体を多孔質化して、多孔質絶縁層を形成する工程。

IPC (2件)：

H01L 21/768 ,  H01L 21/316

FI (2件)：

H01L 21/316 M ,  H01L 21/90 N

Fターム (23件)：

5F033HH11 ,  5F033MM01 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR09 ,  5F033RR25 ,  5F033RR29 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033XX12 ,  5F033XX17 ,  5F033XX24 ,  5F058AC03 ,  5F058AF04 ,  5F058BA09 ,  5F058BA10 ,  5F058BC05 ,  5F058BF46 ,  5F058BH01 ,  5F058BJ02

引用特許：

審査官引用 (1件)

• 配線形成方法
  公報種別：公開公報   出願番号：特願平9-035269   出願人：ソニー株式会社