特許

J-GLOBAL ID：200903009618589237

半導体基板、基板割断方法、および素子チップ製造方法

発明者： 井利 潤一郎 ,  稲田 源次 ,  森本 弘之 ,  西脇 正行 ,  須釜 定之 ,  飯沼 賢慈
出願人/特許権者： キヤノン株式会社
代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2006-146753
公開番号（公開出願番号）：特開2007-317935
出願日： 2006年05月26日
公開日（公表日）： 2007年12月06日
要約：

【課題】半導体基板を複数の半導体チップに分離する割断の精度や、安定性、信頼性を向上させる。【解決手段】半導体基板上には、素子チップ10aに含まれる配線部3の特性を検査するためのテストパターン21、および半導体基板の位置を検出可能とするためのアライメント20が形成されている。これらは、半導体基板上に配置された素子チップ10aを分離するための割断予定線のうち、最初に割断を行う第1の割断予定線C1上にのみ、形成されている。割断では、割断予定線C1,C2に沿って、基板表面に溝状の表面加工痕を形成し、基板内部にレーザ光を集光させて一群の内部亀裂を形成する。その後、基板裏面に基板表面側に向かって力を加えて線状加工部および内部亀裂をつなぐ亀裂を生じさせることによって個々の素子チップ10aを分離する。【選択図】図2

請求項（抜粋）：

半導体基板の表面上に複数の配線部を形成する工程と、 前記半導体基板の表面上に、前記配線部の特性を検査するためのテストパターンと前記半導体基板の位置を検出可能とするためのアライメントパターンとの少なくとも一方を形成する工程と、 その後、前記半導体基板を、前記配線部をそれぞれ含む複数の素子チップに分離する工程と、 を有する、素子チップ製造方法であって、 複数の前記素子チップに分離する工程は、 前記半導体基板の表面に、前記素子チップに分離するための少なくとも1つの第1の割断予定線と、該第1の割断予定線に交差する少なくとも1つの第2の割断予定線に沿って溝状の線状加工部を形成する工程と、 前記半導体基板の内部の、前記割断予定線に沿った所定の深さ位置の集光点にレーザ光を集光させて深さ方向に延びる内部亀裂を形成し、該内部亀裂の形成を繰り返して前記割断予定線に沿って亀裂群を形成する工程と、 前記半導体基板の裏面に表面側に向かって力を加えて前記線状加工部および前記内部亀裂をつなぐ亀裂を生じさせ、前記半導体基板を前記第1の割断予定線に沿って割断する工程と、 前記第1の割断予定線に沿った割断の後、前記半導体基板の裏面に表面側に向かって力を加えて前記線状加工部および前記内部亀裂をつなぐ亀裂を生じさせ、前記半導体基板を前記第2の割断予定線に沿って割断する工程と、 を有し、 前記テストパターンと前記アライメントパターンとの少なくとも一方を形成する工程は、前記第1の割断予定線上にのみ行う、 素子チップ製造方法。

IPC (1件)：

H01L 21/301

FI (4件)：

H01L21/78 Q ,  H01L21/78 B ,  H01L21/78 L ,  H01L21/78 V

引用特許：

出願人引用 (1件)

• 加工対象物切断方法
  公報種別：公開公報   出願番号：特願2003-060324   出願人：浜松ホトニクス株式会社