特許

J-GLOBAL ID：200903009625007022

記憶素子及びその製造方法、記憶装置

発明者： 大場 和博 ,  遠藤 敬太郎 ,  曽根 威之 ,  成沢 浩亮
出願人/特許権者： ソニー株式会社
代理人 (2件)： 角田 芳末 ,  伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2006-006349
公開番号（公開出願番号）：特開2007-189087
出願日： 2006年01月13日
公開日（公表日）： 2007年07月26日
要約：

【課題】情報の記録及び読み出し及び書き込みにおける閾値電圧等の特性のばらつきを抑制することができ、適正な特性を有する記憶素子を提供する。【解決手段】第1の電極1及び第2の電極4の間に記憶層5が挟まれて構成され、この記憶層5が酸化物層2の上にCuを含有するイオン化層3を積層して成り、酸化物層2が希土類元素酸化物から成り、イオン化層3がS,Se,Teから選ばれる1種以上の元素を含有し、酸化物層2が酸化物層2側の電極1とほぼ同一の平面パターンに形成されている記憶素子10を構成する。【選択図】図1

請求項（抜粋）：

第1の電極と、第2の電極との間に、記憶層が挟まれて構成され、 前記記憶層が、酸化物層の上に、イオン化するCuを含有するイオン化層を積層して成り、 前記酸化物層が、希土類元素酸化物から成り、 前記イオン化層が、S,Se,Teから選ばれる1種以上の元素を含有し、 前記酸化物層が、前記第1の電極及び前記第2の電極のうちの前記酸化物層側の電極と、ほぼ同一の平面パターンに形成されている ことを特徴とする記憶素子。

IPC (3件)：

H01L 27/105 ,  H01L 45/00 ,  H01L 49/00

FI (4件)：

H01L27/10 448 ,  H01L45/00 Z ,  H01L49/00 Z ,  H01L45/00 A

Fターム (11件)：

5F083FZ10 ,  5F083GA11 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA20 ,  5F083PR33 ,  5F083PR40

引用特許：

出願人引用 (3件)

• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  公報種別：公表公報   出願番号：特願2000-599033   出願人：アリゾナボードオブリージェンツ
• 記憶素子及び記憶装置
  公報種別：公開公報   出願番号：特願2004-182775   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2004-199662   出願人：日本電気株式会社

審査官引用 (2件)

• 記憶素子及び記憶装置
  公報種別：公開公報   出願番号：特願2004-182775   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2004-199662   出願人：日本電気株式会社