パタ-ン生成方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010010
公開番号（公開出願番号）：特開2000-208634
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】微細化され、かつ電源ノイズの小さい半導体装置を製造するためのパターンを自動的に生成する方法を提供する。【解決手段】電源配線やグランド配線などパターンを含む半導体装置のレイアウトを設計した後、電源配線下にバイパスコンデンサのパターンを生成する。このとき、デザインルールを取り込み、このデザインルールに基づいて、バイパスコンデンサアレイを敷き詰めたグランド配線下に基板コンタクトがある半導体装置を生成する。電源配線の抽出とリサイズとを行なった後、パスコン配置のための論理演算、パスコンのリサイズを行なう。さらに、接続用拡散層の生成のための論理演算を行なった後、接続用拡散層のリサイズを行なう。パスコンのパターンを形成する前に電源配線のパターンが生成されているので、電源配線の下に配置されるパスコンのパターンを自動的に生成することができる。

請求項（抜粋）：

自動的に半導体装置のパターンを生成する方法であって、半導体基板にMIS構造を有するセルと電源配線及びグランド配線のパターンとを含むレイアウトを生成するステップ(a)と、半導体基板,容量絶縁膜及び電極により構成されるMIS構造のバイパスコンデンサのパターンを上記電源配線のパターンに重なり合うように自動的に生成するステップ(b)とを備えているパターン生成方法。

IPC (4件)：

H01L 21/82 , H01L 21/3205 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 21/82 L , H01L 21/88 Z , H01L 27/04 D

Fターム (15件)：

5F033UU04 , 5F033VV04 , 5F033VV05 , 5F033XX23 , 5F038CA09 , 5F038CA17 , 5F038CD02 , 5F038CD13 , 5F064CC23 , 5F064DD02 , 5F064DD08 , 5F064EE02 , 5F064EE26 , 5F064EE45 , 5F064EE52

引用特許：

出願人引用 (2件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平6-261227 出願人：株式会社日立製作所
特開平2-165278

前のページに戻る