特許

J-GLOBAL ID：200903009667015912

マルチダイパッケージ装置

発明者： ワーレン・ヘイデン ,  デイビッド・ケー・ウエムラ ,  リチャード・イー・バーニー ,  クリストファー・エム・シュライバー ,  ジャック・エフ・リンダー
出願人/特許権者： ヒューズ・エアクラフト・カンパニー
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-272961
公開番号（公開出願番号）：特開平8-213543
出願日： 1995年10月20日
公開日（公表日）： 1996年08月20日
要約：

【要約】【課題】 最小のサイズ、重量を有し、電力ロスを大幅に軽減した密閉パッケージを実現する。【解決手段】 複数の積み重ねられたチップ層10が設けられ、各チップ層は、チップ層の上面から底面までを通過するように設けられた多数のビアホール40,42,44を有する。各ビアホールは上面及び底面に形成されたパッド41a,41b,43a,43b,45a,45bに接続される。トレース24,26,30,32のパターンは、基板の一側面上に形成され、設計に応じてビアホールパッドに接続さる。集積回路は、パッド14がレースのいくつかにワイヤ接続された状態で、前記基板の他方の面に実装される。複数のチップ層は、各層のビアホールが隣接した層のビアホール、及び各層の上面及び底面上のビアホールパッドと合うように配置される。

請求項（抜粋）：

複数の積層されたチップ層を具備し、各チップ層は、上面、底面を有するキャリア基板と、前記上面と底面との間を貫通して設けられ、キャリア基板の上面、底面に導電性の上端パッド、下端パッドを有する複数の導電性のビアホールと、キャリア基板の上面に形成され、いくつかは前記ビアホールパッドの一つに接続されるアウター端子を有する導電性のトレースのパターンと、前記キャリア基板の上面にマウントされ、複数のチップパッドを有するチップと、前記チップパッドの各々と前記トレースの一つとの間に設けられる電気的コネクションとを具備し、前記チップ層は一つのキャリア基板のビアホールが隣接するキャリア基板のビアホールと位置合わせされ、各キャリア基板の上面、底面のビアホールパッドが隣接するキャリア基板の底面、上面のビアホールパッドと電気的に接続されるように積層されることを特徴とするマルチダイパッケージ装置。

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-054072   出願人：松下電工株式会社