特許

J-GLOBAL ID：200903009726211526

半導体装置

発明者： 酒井 啓之 ,  吉田 隆幸 ,  太田 順道
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-107664
公開番号（公開出願番号）：特開平11-195731
出願日： 1998年04月17日
公開日（公表日）： 1999年07月21日
要約：

【要約】【課題】 フリップチップ実装を行なっても共振や不要発振を起こしにくく且つ寄生効果が小さいMMICを実現できるようにすると共に、MMIC及びMFICの実装を確実に行なえるようにする。【解決手段】 Si等からなる基板11の主面には、GNDプレーン12と誘電体膜13と第1の配線パターン14とが順次形成され、該第1の配線パターン14,誘電体膜13及びGNDプレーン12によりマイクロストリップ線路が構成されている。基板11上には、素子形成面に高周波トランジスタ及び第2の配線パターン21が形成されたMMICチップ22がその素子形成面と基板11の主面とを対向させ、MBB法を用いて固着されている。MMICチップ22においては、第2の配線パターン21と基板11に設けられた誘電体膜13とGNDプレーン12とによってマイクロストリップ線路が構成されている。

請求項（抜粋）：

主面に、導体膜からなる接地パターン、誘電体膜、及び導体膜からなる第1の配線パターンが順次形成された基板と、素子形成面に、高周波トランジスタ、及び該高周波トランジスタと接続された導体膜からなる第2の配線パターンを有する半導体チップとを備え、前記半導体チップの素子形成面が前記基板の主面と対向した状態で、前記第2の配線パターンと前記第1の配線パターンとが互いに接続されていると共に、前記第2の配線パターン、前記誘電体膜及び前記接地パターンにより前記半導体チップのマイクロストリップ線路が構成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 23/12 301 ,  H01L 23/12 ,  H01L 21/60 311 ,  H01P 5/08

FI (5件)：

H01L 23/12 301 C ,  H01L 23/12 301 L ,  H01L 21/60 311 S ,  H01P 5/08 L ,  H01L 23/12 E

引用特許：

審査官引用 (2件)

• 半導体装置およびその実装方法
  公報種別：公開公報   出願番号：特願平7-115503   出願人：松下電器産業株式会社
• 特開昭61-142803