特許
J-GLOBAL ID:200903009774367180
半導体装置
発明者:
,
出願人/特許権者:
代理人 (3件):
岡戸 昭佳
, 富澤 孝
, 山中 郁生
公報種別:公開公報
出願番号(国際出願番号):特願2003-359229
公開番号(公開出願番号):特開2005-123512
出願日: 2003年10月20日
公開日(公表日): 2005年05月12日
要約:
【課題】 低電位基準回路と高電位基準回路とを混載させた半導体装置であって,低電位基準回路と高電位基準回路との間でレベルシフトを行うことができ,コンパクトであるとともに耐圧に優れた半導体装置を提供すること。【解決手段】 半導体装置100は,低電位基準回路領域1と高電位基準回路領域2とを備え,高電位基準回路領域2が高耐圧分離領域3に取り囲まれる構造を構成している。高耐圧分離領域3の外縁に形成されたトレンチ4にて低電位基準回路領域1と高電位基準回路領域2とが分離されている。トレンチ4は,その内部が絶縁物にて充填されており,低電位基準回路領域1と高電位基準回路領域2とを絶縁している。また,高耐圧分離領域3は,トレンチ4にて区画されており,区画された部位に高耐圧NMOS5や高耐圧PMOS6が設けられている。【選択図】 図1
請求項(抜粋):
低電位基準回路と高電位基準回路とを混載させ,両者間で信号の伝達を行う半導体装置において,
前記低電位基準回路の領域と前記高電位基準回路の領域との間に位置する高耐圧分離領域と,
前記低電位基準回路と前記高電位基準回路との間の信号の伝達を媒介する中継半導体素子と,
前記低電位基準回路の領域と前記高電位基準回路の領域との少なくとも一方の領域と,前記中継半導体素子との間に位置し,トレンチ状の溝に絶縁物が充填されたものである絶縁隔壁とを備え,
前記中継半導体素子の出力配線が前記絶縁隔壁を跨いで出力側の回路領域に配されていることを特徴とする半導体装置。
IPC (7件):
H01L27/08
, H01L21/76
, H01L21/762
, H01L21/8234
, H01L27/088
, H01L29/06
, H01L29/786
FI (10件):
H01L27/08 331A
, H01L27/08 331E
, H01L29/06 301D
, H01L27/08 102A
, H01L21/76 L
, H01L21/76 D
, H01L21/76 M
, H01L29/78 613A
, H01L29/78 622
, H01L29/78 621
Fターム (49件):
5F032AA03
, 5F032AA35
, 5F032AA44
, 5F032AB01
, 5F032BA01
, 5F032BB01
, 5F032BB08
, 5F032CA03
, 5F032CA17
, 5F032CA24
, 5F032CA25
, 5F048AA04
, 5F048AA05
, 5F048AB08
, 5F048AB10
, 5F048AC01
, 5F048AC03
, 5F048AC06
, 5F048AC10
, 5F048BA02
, 5F048BA07
, 5F048BA16
, 5F048BB01
, 5F048BB20
, 5F048BC02
, 5F048BC03
, 5F048BD01
, 5F048BD09
, 5F048BE03
, 5F048BE05
, 5F048BE09
, 5F048BF16
, 5F048BF17
, 5F048BF18
, 5F048BG06
, 5F048BG13
, 5F048BH01
, 5F110AA06
, 5F110AA09
, 5F110AA11
, 5F110AA30
, 5F110BB04
, 5F110BB12
, 5F110CC02
, 5F110EE09
, 5F110HM02
, 5F110HM04
, 5F110HM12
, 5F110NN62
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (4件)