特許

J-GLOBAL ID：200903009823346410

等化信号の1つから生成された制御信号に応答する複数の信号の適応等化の方法及び回路

発明者： キム ウーク ,  キム ギュドン
出願人/特許権者： シリコン イメージ,インコーポレイテッド
代理人 (4件)： 熊倉 禎男 ,  大塚 文昭 ,  西島 孝喜 ,  須田 洋之
公報種別：公表公報
出願番号（国際出願番号）：特願2007-501759
公開番号（公開出願番号）：特表2007-527185
出願日： 2004年06月10日
公開日（公表日）： 2007年09月20日
要約：

好ましい実施形態において、少なくとも2つの等化フィルタ(各々がマルチチャンネルシリアルリンクを介して送信された信号を等化するためのもの)と、フィルタ全てによって使用される等化制御信号を生成するための制御回路とを含む適応等化回路。制御回路は、フィルタの1つによって生成された等化信号に応じて制御信号を生成し、制御信号をフィルタ全てにアサートする。好ましくは、1つのフィルタは、固定パターン信号(例えばクロック信号)に応じて等化固定パターン信号を生成し、他の各フィルタはデータ信号を等化し、制御回路は等化固定パターン信号に応じて制御信号を生成する。他の実施形態において、本発明は、事前に決定された固定パターンを示す信号に応じてフィルタのための制御信号を生成するための等化フィルタ及び回路を有する適応等化回路、適応等化回路を含む受信器、このような受信器を含むシステム、及びマルチチャンネルシリアルリンクを介して受信された信号の適応等化のための方法である。【選択図】図4

請求項（抜粋）：

少なくとも2つの信号を等化するための適応等化回路であって、 等化制御信号によって少なくとも部分的に決定される方式で前記信号の異なる信号を等化するように各々が結合され構成された少なくとも2つの等化フィルタであって、前記フィルタの1つは、前記等化制御信号によって少なくとも部分的に決定される方式で前記信号の1つに応じて第1等化信号を生成するように結合され構成されている少なくとも2つの等化フィルタと、 前記第1等化信号に応じて前記等化制御信号を生成し、前記等化制御信号を前記フィルタの全てにアサートするように結合され構成された制御回路と、 を備える適応等化回路。

IPC (2件)：

H04B 3/06 ,  H04L 25/03

FI (2件)：

H04B3/06 A ,  H04L25/03 C

Fターム (8件)：

5K029AA03 ,  5K029DD23 ,  5K029HH05 ,  5K046AA01 ,  5K046EE06 ,  5K046EE12 ,  5K046EE42 ,  5K046EE46

引用特許：

審査官引用 (1件)

• 同期データ・インターフエース回路
  公報種別：公開公報   出願番号：特願平3-153607   出願人：日本電気株式会社