特許

J-GLOBAL ID：200903009921615291

電子パッケージ及びその作製方法

発明者： デービッド・ジェイムズ・アルコー ,  スティーブン・ウェイン・アンダーソン ,  イーファン・グオ ,  エリック・アーサー・ジョンソン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-008632
公開番号（公開出願番号）：特開平9-213837
出願日： 1997年01月21日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 熱膨張係数の差によるフレキシブル回路基板への皺の発生を防止した電子パッケージ及びその作製方法を提供する。【解決手段】 フレキシブル基板、剛性部材及びチップを有する電子パッケージにおいて、チップが基板へ結合され、基板は剛性部材へ固定される。パッケージの様々な要素間における熱膨張係数の比較的大きな相違に関連するテープの皺発生等の問題を避けるためにパッケージの様々な位置に歪み回避手段が用いられる。

請求項（抜粋）：

剛性部材と、前記剛性部材へ固定されたフレキシブル回路基板と、少なくとも第1の誘電体層と、前記誘電体層上に配置された少なくとも第1の導電体層と、複数の信号ラインと、複数の接点部を具備する半導体素子とを有する電子パッケージであって、前記信号ラインの各々がその一部として、前記第1の誘電体層から所定の距離だけ突出する突出リード部を具備し、前記フレキシブル回路基板上に外部導電性要素が置かれるとき、前記信号ラインのうち選択された信号ラインが、該外部導電性要素の各々に電気的に接続されるように適応され、前記半導体素子の前記接点部のうち選択された接点部が、前記信号ラインの前記突出リード部の各々へ電気的に接続されかつ前記剛性部材から離れて位置し、前記信号ラインのうち前記選択された信号ラインの前記突出リード部が、該突出リード部と前記半導体素子の前記接点部との間の接続箇所近傍の位置において歪み回避手段を具備する電子パッケージ。

IPC (3件)：

H01L 23/12 ,  H01L 21/60 311 ,  H01L 23/373

FI (3件)：

H01L 23/12 J ,  H01L 21/60 311 R ,  H01L 23/36 M

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-195564   出願人：株式会社三井ハイテック
• リードフレームとその製造方法
  公報種別：公開公報   出願番号：特願平6-314166   出願人：ソニー株式会社