特許

J-GLOBAL ID：200903009943803121

マルチプロセッサコンピュータシステム

発明者： ヤン、ホーヘルブルッヘ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (6件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  箱崎 幸雄
公報種別：公表公報
出願番号（国際出願番号）：特願2004-519085
公開番号（公開出願番号）：特表2005-531860
出願日： 2003年06月23日
公開日（公表日）： 2005年10月20日
要約：

本発明は、プロセスを並列に実行する少なくとも2つのプロセッサと、それぞれ別個のプロセッサに関連し且つ接続された少なくとも2つのキャッシュメモリユニットと、前記プロセッサと前記キャッシュメモリユニットとを接続する接続バスと、前記接続線に接続され、前記プロセッサが実行するための利用可能なプロセスのプロセスリストを記憶するプロセスリストユニットとを具備してなるマルチプロセッサコンピュータシステムに関する。実行プロセスが利用可能な場合に高速の起動手順を保証する一方で、そのような利用可能な実行プロセスがない場合に節電を可能とするために、本発明によれば、前記プロセッサは、前記プロセスリストへのプロセスのプロセス付加を通知するグローバル起動変数をそれらの関連するキャッシュメモリユニットにロードし、前記プロセッサが実行するプロセスが前記プロセスリストに含まれていない場合には低電力モードに切替わり、前記起動変数が前記プロセスリストへのプロセスの付加を通知する場合には通常電力モードに切替わるように適合化されることが提案される。そのため、本発明によれば、実行されるプロセスの利用可能性を伝達しかつ通知するためのキャッシュ一貫性プロトコルを用いる。

請求項（抜粋）：

マルチプロセッサコンピュータシステムであって、 プロセスを並列に実行する少なくとも2つのプロセッサと、 それぞれ別個のプロセッサに関連し且つ接続された少なくとも2つのキャッシュメモリユニットと、 前記プロセッサと前記キャッシュメモリユニットとを接続する接続バスと、 前記接続線に接続され、前記プロセッサが実行するための利用可能なプロセスのプロセスリストを記憶するプロセスリストユニットと、を備え、 前記プロセッサは、前記プロセスリストへのプロセスのプロセス付加を通知するグローバル起動変数をそれらの関連するキャッシュメモリユニットにロードし、前記プロセッサが実行するプロセスが前記プロセスリストに含まれていない場合には低電力モードに切替わり、前記起動変数が前記プロセスリストへプロセス付加を通知する場合には通常電力モードに切替わるように適合化されている、マルチプロセッサコンピュータシステム。

IPC (4件)：

G06F9/48 ,  G06F1/32 ,  G06F9/52 ,  G06F12/08

FI (8件)：

G06F9/46 452Z ,  G06F12/08 531B ,  G06F12/08 559Z ,  G06F12/08 561 ,  G06F12/08 565 ,  G06F12/08 579 ,  G06F1/00 332Z ,  G06F9/46 475C

Fターム (10件)：

5B005JJ01 ,  5B005JJ21 ,  5B005KK14 ,  5B005LL11 ,  5B005MM01 ,  5B005PP11 ,  5B005PP21 ,  5B011EA08 ,  5B011EB01 ,  5B011LL12

引用特許：

審査官引用 (2件)

• コンピュータシステム用消費電力制御装置
  公報種別：公開公報   出願番号：特願平5-021136   出願人：シャープ株式会社
• マルチスレッドを利用するパイプライン並列プロセッサ
  公報種別：公開公報   出願番号：特願2000-042696   出願人：進藤啓介