特許
J-GLOBAL ID：200903009964946194
パターン欠陥検査装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-133533
公開番号（公開出願番号）：特開平6-341959
出願日： 1993年06月03日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】事前の処理なしに、ハードウェアにリサイズ量をセットするだけでパターン幅の変化に対応した検査を実施できるパターン欠陥検査装置を提供する。【構成】磁気ディスク2から読み出された基準パターンデータをビットデータに変換するビット展開回路4と、このビット展開回路4で得られたビットデータを記憶するビットマップメモリ5と、このビットマップメモリ5からビットデータを読出し、この読出されたビットデータが表現するパターンの太さを指定されたリサイズ量だけ変化させたパターンを表現するビットデータに変換して出力するリサイズ処理回路6と、このリサイズ処理回路6から出力されたビットデータと画像情報取得装置10で取得された画像情報とを比較する比較回路9とを備えている。
請求項（抜粋）：
被検査パターンを走査して画像情報を得る画像情報取得手段と、基準パターンデータを記憶した記憶手段と、この記憶手段から前記基準パターンデータを読出してビットデータに変換するビット展開手段と、このビット展開手段で得られたビットデータを記憶するビットマップメモリと、このビットマップメモリから前記ビットデータを読出し、この読出されたビットデータが表現するパターンの太さを指定されたリサイズ量だけ変化させたパターンを表現するビットデータに変換して出力するリサイズ処理手段と、このリサイズ処理手段から出力された前記ビットデータと前記画像情報取得手段で取得された画像情報とを比較する比較手段とを具備してなることを特徴とするパターン欠陥検査装置。
IPC (4件)：
G01N 21/88
, G03F 1/08
, H01L 21/027
, H01L 21/66
