特許
J-GLOBAL ID：200903009967255451

同期型半導体記憶装置

発明者：
山内 忠昭

山内 忠昭 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-227996
公開番号（公開出願番号）：特開平9-073781
出願日： 1995年09月05日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】 アドレスの入力を簡略化できる同期型半導体記憶装置を提供することである。【解決手段】 本発明の同期型半導体記憶装置は、バンクA11およびバンクB13のそれぞれに対応して、コラムアドレスカウンタA5およびコラムアドレスカウンタB7が設けられている。コラムアドレスカウンタA5およびコラムアドレスカウンタB7は、コラムアドレスバッファA25およびコラムアドレスバッファB27からそれぞれ出力される基準内部コラムアドレス信号をもとに、内部コラムアドレス信号を順次、交互に出力する。その結果、バンクA11とバンクB13とを交互にアクセスしようとする場合に、バンクが変わるたびに、外部コラムアドレス信号の入力を必要とせず、アドレス入力を簡略化できる。
請求項（抜粋）：
外部からの外部クロック信号に基づき、内部クロック信号を発生する内部クロック信号発生手段と、各々が、情報を記憶するための複数のメモリセルを有する複数のメモリアレイバンクと、対応する前記メモリアレイバンクの行を選択するための複数の外部行アドレス信号を受け、それに応じて、複数の内部行アドレス信号を発生する行アドレスバッファと、対応する前記メモリアレイバンクの列を選択するための複数の外部列アドレス信号を受け、それに応じて、複数の基準内部列アドレス信号を発生する列アドレスバッファと、各々が、前記列アドレスバッファからの前記基準内部列アドレス信号に基づき、前記内部クロック信号に同期して、前記メモリアレイバンクの列を選択するための内部列アドレス信号を順次発生する複数のアドレスカウンタ手段とを備え、前記アドレスカウンタ手段が、複数設けられており、複数の前記基準内部列アドレス信号を割当てることができるため、アクセスのたびに、そのアクセスに応じた前記外部列アドレス信号の入力を必要としない、同期型半導体記憶装置。
IPC (2件)：
G11C 11/41 ,  G11C 11/413
FI (2件)：
G11C 11/34 301 E ,  G11C 11/34 J
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM