MOS型半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：山川政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-263534
公開番号（公開出願番号）：特開平11-103047
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：

【要約】【課題】シリサイド化の際に高融点金属のゲート電極への吸収を抑制し、ゲート電極の高抵抗化および抵抗値のばらつきを防止する。【解決手段】シリコン基板1上に形成されたゲート絶縁膜2と、このゲート絶縁膜2上に形成された第1層のゲート電極3と、この第1層のゲート電極3の上に形成されてシリサイド化を停止させるためのストッパ層4と、このストッパ層4の上に形成されてシリサイド化された第2層のゲート電極12とを備える。

請求項（抜粋）：

シリサイド化されたゲート電極を有するMOS型半導体装置において、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された第1層のゲート電極と、この第1層のゲート電極の上に形成されてシリサイド化を停止させるためのストッパ層と、このストッパ層の上に形成されてシリサイド化された第2層のゲート電極とを備えたことを特徴とするMOS型半導体装置。

引用特許：

審査官引用 (2件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-249197 出願人：株式会社日立製作所, 日立北海セミコンダクタ株式会社
特開平1-260857

前のページに戻る