特許
J-GLOBAL ID：200903010130313419

半導体装置及びその製造方法

発明者：
小林 敦

小林 敦 について

, 
末吉 正昭

末吉 正昭 について

, 
金栄 昌明

金栄 昌明 について

, 
稲井 誠

稲井 誠 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願2000-203864
公開番号（公開出願番号）：特開2002-026012
出願日： 2000年07月05日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 加熱や温度変化に伴う素子の破損や性能劣化が生じにくく、しかも製造工程における管理や制御が容易で、製造コストが安価な半導体装置とその製造方法を提供する。【解決手段】 半導体基板21の表面にFET25を形成した後、基板表面からエッチングして未貫通のバイアホール26を設け、バイアホール26の内面にバイアホール電極28を形成する。ついで、半導体基板21を裏面側から研磨し、バイアホール26及びバイアホール電極28を裏面側に貫通させる。こうして形成されたFETチップ31を、導電性ダイボンド材32を塗布されたベース33上に実装し、導電性ダイボンド材32をバイアホール26内に浸入させて硬化させ、ベース33の電極と半導体基板21の電極を接続する。
請求項（抜粋）：
半導体基板の表面に形成された素子と、半導体基板の表面から裏面へ貫通した貫通孔と、前記貫通孔の内周壁に形成され、半導体基板表裏方向で貫通した電極とを有し、前記貫通孔内の電極が前記素子の少なくとも1つの電極に電気的に接続され、前記半導体基板が実装基板の上に実装されると共に、前記貫通孔内の電極が、導電性接着剤により実装基板の電極に電気的に接続されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/3205 ,  H01L 23/36 ,  H01L 29/80
FI (3件)：
H01L 21/88 J ,  H01L 23/36 C ,  H01L 29/80 V
Fターム (23件)：
5F033GG02 ,  5F033MM30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ37 ,  5F033QQ41 ,  5F033RR06 ,  5F033XX33 ,  5F033XX34 ,  5F036AA01 ,  5F036BA23 ,  5F036BB08 ,  5F036BC05 ,  5F102FA10 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GV08 ,  5F102HC11 ,  5F102HC19 ,  5F102HC30
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM