特許
J-GLOBAL ID:200903010257973663
メモリ装置
発明者:
出願人/特許権者:
代理人 (1件):
宮越 典明
公報種別:公開公報
出願番号(国際出願番号):特願2000-139308
公開番号(公開出願番号):特開2001-319479
出願日: 2000年05月12日
公開日(公表日): 2001年11月16日
要約:
【要約】【目的】 プリチャージに要する消費電力の少ないメモリ装置の提供。【構成】 プロセッサ400がメモりアクセスをおこなう前に、プリチャージすべきビット線をアドレス信号10の変化に基づきビット線変化予測回路120により予測し、前記ビット線変化予測回路の出力信号121により予測したビット線のみプリチャージをおこない、他のビット線はプリチャージをおこなわないことにより、メモリへのアクセスタイムを遅くする事なく、消費電力を低減した。
請求項(抜粋):
プロセッサがメモリアクセスをおこなう前にプリチャージすべきビット線を予測し、メモリアクセス時には、予測したビット線のみプリチャージをおこない、他のビット線はプリチャージをおこなわないことにより、メモリへのアクセスタイムを遅くする事なく、消費電力を低減した、ことを特徴とするメモリ装置
FI (3件):
G11C 11/34 L
, G11C 11/34 M
, G11C 11/34 301 E
Fターム (4件):
5B015JJ03
, 5B015KA33
, 5B015KB86
, 5B015PP01
引用特許:
審査官引用 (1件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-339631
出願人:ヤマハ株式会社
前のページに戻る