特許
J-GLOBAL ID:200903010303393090
アナログ同期回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-228710
公開番号(公開出願番号):特開2001-051745
出願日: 1999年08月12日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】クロック信号を遅延する遅延線が複数のロジックゲートにより構成されているため、量子化誤差が発生していた。【解決手段】キャパシタC1は、前進パルスの遅延時間に相当する時間だけ定電流源回路S1により充電される。キャパシタC2は定電流源回路S2により充電される。比較器14aは、キャパシタC1の電圧V1とキャパシタC2の電圧V2とを比較し、これらが一致した場合、タイミング信号を出力する。このため、キャパシタC2が後退パルスの遅延時間に相当する時間だけ充電されたタイミングを得ることができる。
請求項(抜粋):
第1のキャパシタと、第1のクロック信号に応じて前記第1のキャパシタを充電開始し、前記第1のクロック信号から遅れた第2のクロック信号に応じて前記充電を停止する第1の電流源回路と、第2のキャパシタと、前記第2のクロック信号に応じて前記第2のキャパシタを充電開始する第2の電流源回路と、前記第1、第2のキャパシタの充電電圧を比較し、これらが一致した場合タイミング信号を発生する比較器とを具備することを特徴とするアナログ同期回路。
IPC (3件):
G06F 1/06
, H03L 7/00
, G11C 11/407
FI (3件):
G06F 1/04 312 A
, H03L 7/00 D
, G11C 11/34 354 C
Fターム (15件):
5B024AA04
, 5B024AA15
, 5B024BA21
, 5B024BA23
, 5B024CA07
, 5B079CC03
, 5B079CC14
, 5B079DD17
, 5J106AA03
, 5J106CC58
, 5J106DD06
, 5J106DD08
, 5J106DD43
, 5J106EE19
, 5J106KK05
引用特許:
出願人引用 (2件)
-
時分割回路
公報種別:公開公報
出願番号:特願平5-187838
出願人:株式会社日立製作所, 株式会社日立画像情報システム
-
可変時間遅延回路とその方法
公報種別:公開公報
出願番号:特願平8-280401
出願人:旭化成マイクロシステム株式会社
審査官引用 (2件)
-
時分割回路
公報種別:公開公報
出願番号:特願平5-187838
出願人:株式会社日立製作所, 株式会社日立画像情報システム
-
可変時間遅延回路とその方法
公報種別:公開公報
出願番号:特願平8-280401
出願人:旭化成マイクロシステム株式会社
前のページに戻る