特許
J-GLOBAL ID：200903010314125895
半導体集積回路装置およびその製造方法
発明者：
,
,
,
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-290777
公開番号（公開出願番号）：特開平7-142604
出願日： 1993年11月19日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 DRAMにおけるメモリセルアレイ全体の面積の大幅な増大を招くことなく、メモリセルのキャパシタの面積を増大させる。【構成】 DRAMのメモリセルMCを、ビット線BLが繰り返し配置されるたびに、1本分のワード線WLだけ一定の方向にずらして配置した。
請求項（抜粋）：
ワード線と、それに直交するビット線と、前記ワード線および前記ビット線の交点近傍に配置されたDRAMセルとを有する半導体集積回路装置であって、前記ビット線と前記DRAMセルのMIS・FETとを接続するビット接続部を、前記ビット線が繰り返し配置されるたびに、前記ワード線1本分だけ隔てて一定の方向にずらして配置したことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 21/8242
, H01L 27/108
, H01L 21/3205
H01L 27/10 325 N
, H01L 21/88 Z
, H01L 27/10 325 C
, H01L 27/10 325 P
