特許

J-GLOBAL ID：200903010361419155

薄膜トランジスタおよび薄膜トランジスタの製造方法

発明者： 梅津 暢彦 ,  諸沢 成浩 ,  徳永 和彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2003-405492
公開番号（公開出願番号）：特開2005-167051
出願日： 2003年12月04日
公開日（公表日）： 2005年06月23日
要約：

【課題】電流駆動型の表示装置の駆動用に耐えうる初期特性を有しかつ高信頼性を得ることが可能な積層型の薄膜トランジスタおよびその製造方法を提供する。【解決手段】基板2上にパターン形成されたゲート電極3を覆う状態でゲート絶縁膜5が形成され、このゲート絶縁膜5上にチャネル層7を介してソース9aおよびドレイン層9bが設けられたボトムゲート型の薄膜トランジスタ1において、チャネル層7は、非晶質シリコン層7bと、この非晶質シリコン層7bとゲート絶縁膜5との間に狭持された結晶性のシリコン層7aとの積層構造からなる。【選択図】図1

請求項（抜粋）：

基板上に、ソース・ドレイン層と、チャネル層と、ゲート絶縁膜と、ゲート電極とをこの順またはこれと逆の順に積層してなる薄膜トランジスタにおいて、 前記チャネル層は、非晶質シリコン層と、当該非晶質シリコン層と前記ゲート絶縁膜との間に狭持された結晶性のシリコン層との積層構造からなる ことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L29/786 ,  H01L21/336

FI (4件)：

H01L29/78 618E ,  H01L29/78 618Z ,  H01L29/78 627G ,  H01L29/78 627E

Fターム (31件)：

5F110AA14 ,  5F110AA16 ,  5F110BB02 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110EE02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG19 ,  5F110GG25 ,  5F110GG33 ,  5F110GG36 ,  5F110GG44 ,  5F110GG45 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110NN12 ,  5F110PP01 ,  5F110PP03 ,  5F110PP10 ,  5F110QQ09 ,  5F110QQ21 ,  5F110QQ25

引用特許：

出願人引用 (1件)

• 薄膜半導体装置とその製造方法及びシリコン膜
  公報種別：公開公報   出願番号：特願平3-293328   出願人：セイコーエプソン株式会社