特許

J-GLOBAL ID：200903010578886371

フリップフロップ回路

発明者： 久保田 勝久 ,  中村 研二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 京谷 四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-227784
公開番号（公開出願番号）：特開平8-097685
出願日： 1994年09月22日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】 FFの遅延時間等を改善し、計算機システムの性能を改善することができる遅い繰り返しサイクルでも使用可能なFF回路を提供すること。【構成】 トランスファゲートTG3とインバータI4からなる回路によりダイナミックFF回路(スレーブ側)を構成し、また、インバータI2,I3とトランスファゲートTG2からなる回路により、帰還ループ型FF回路(マスタ側)を構成している。このため、インバータの競合による遅延を避け高速化を図ることができる。また、上記FF回路にAに示すクロックパルス信号を供給する。このため、マスタ側がデータを取り込むクロックのネガティブ部分の幅は一定で、スレーブ側がデータを取り込みデータを送り出すポジィティブ部分の幅はクロックサイクルが遅くなると長くなり、クロックサイクルが長くなっても、スレーブ側のダイナミックFFのデータの劣化は問題とならない。

請求項（抜粋）：

帰還ループを備えたスタティック・フリップフロップからなるマスタ回路と、ダイナミック・フリップフロップからなるスレーブ回路から構成されるフリップフロップ回路において、専用もしくは複数のフリップフロップで共通に使用され、マスタ回路がデータを取り込むクロック・エッジから該マスタ回路が閉じるクロック・エッジの間で形成されるクロックパルス幅を、クロックパルスの繰り返しサイクルの長さにかかわらず所望の値以下に抑えたクロックパルス信号を発生するクロックパルス発生回路を設け、上記フリップフロップに、上記クロックパルス発生回路が発生する同相と逆相のクロックパルスを供給することを特徴とするフリップフロップ回路。

IPC (2件)：

H03K 3/037 ,  H03K 3/3562

引用特許：

審査官引用 (1件)

• テスト回路
  公報種別：公開公報   出願番号：特願平4-037584   出願人：三菱電機株式会社