共有メモリを有するデジタルプロセッサおよびビタビ復号器

発明者： , ,
出願人/特許権者：
代理人 (1件)：岡部正夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-279631
公開番号（公開出願番号）：特開平7-193515
出願日： 1994年11月15日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】本発明は、デジタルプロセッサ、ビタビ復号器、および共有メモリを有する集積回路に関する。【構成】 1つの集積回路が、デジタルシグナルプロセッサ(DSP)(例えば101)とビタビ復号機能を実行するエラー訂正協調プロセッサ(ECCP)(例えば113)を含んでいる。DSPとECCPは、典型的にデュアルポートRAMを多重化するバスを介して、マルチポートメモリのブロックを共有する。ECCPがRAMを占有するとき、EBUSYフラグを立てることによってDSPがRAMのブロックをアクセスすることを禁止している。この技術はRAM利用の保全と最適化を行い、DSPとECCPを同一の集積回路チップ上に好都合に形成させる。

請求項（抜粋）：

信号処理機能を実行するデジタルプロセッサ(例えば101)及び更に、命令語、データそして係数から成るグループから選択された少なくとも1タイプの情報を蓄積するメモリ(例えば116)とから構成される集積回路において、該集積回路が:ビタビ復号機能を実現する協調プロセッサ(例えば113)から構成され、該集積回路の中の該メモリが該デジタルプロセッサと該協調プロセッサ間で時分割共有であることを特徴とする集積回路。

IPC (3件)：

H03M 13/12 , G06F 11/10 330 , G06F 12/00 570

引用特許：

審査官引用 (11件)

特開昭60-050667
特開昭60-231982
特開昭63-302476

全件表示

前のページに戻る