半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-280784
公開番号（公開出願番号）：特開平9-270445
出願日： 1996年10月23日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】マイクロストリップ線路を有する基板にMBB実装で半導体チップを搭載してMFICを作製する際に、実装後の誘電体膜の変化を抑えマイクロストリップ線路の特性インピーダンスを設計通りの一様な状態にする。【解決手段】ガラス等の基板100の上に、接地導体膜101と、ベンゾシクロブテン(BCB)膜からなる誘電体膜102と、配線導体膜103a〜103cと、が形成されている。高周波用トランジスタを有する半導体チップ108をフリップチップ接続する際に、バンプ106に加わる荷重によってBCB膜からなる誘電体膜102が変形するのを抑制するために、ダミーバンプを設けたり、バンプ106や基板又はチップ側の電極パッドの強度を小さくする。MBB実装後も誘電体膜の膜厚をほぼ一様に保ち、インピーダンスの乱れを低減することができる。

請求項（抜粋）：

少なくとも一部に下地導体膜を有する基板と、上記下地導体膜の上に形成されベンゾシクロブテン(以下、BCBと略記する)膜からなる誘電体膜と、上記誘電体膜の上に形成された配線導体膜と、高周波トランジスタと該高周波トランジスタに接続される電極とを有し、上記基板上にフェースダウンで搭載された半導体チップと、上記電極と上記配線導体膜との間に介設され両者を接続するためのバンプとを備えるとともに、上記下地導体膜,誘電体膜及び配線導体膜によりマイクロストリップ線路が構成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 321 , H01L 21/60 311

FI (2件)：

H01L 21/60 321 X , H01L 21/60 311 S

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平6-067127 出願人：松下電器産業株式会社
特開平4-229691
多層配線基板
公報種別：公開公報出願番号：特願平6-331145 出願人：日本特殊陶業株式会社

前のページに戻る