特許

J-GLOBAL ID：200903010727561170

半導体集積回路の自動フロアプランシステムとそのフロアプラン方法及びそのコンピュータプログラム

発明者： 岡本 匠
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願2001-150032
公開番号（公開出願番号）：特開2002-342396
出願日： 2001年05月18日
公開日（公表日）： 2002年11月29日
要約：

【要約】 (修正有)【課題】 フロアプラン用ブロックの生成(論理回路分割)とそのフロアプラン(物理的な実現)を有機的に統合し、論理的および物理的に見て、最適なブロック集合構成およびそのフロアプラン設計を可能にする。【解決手段】入力した設計対象回路から、論理階層構造を抽出して、論理階層構造木を生成する。次に、論理階層構造木の最下位論理階層に含まれるゲートの集合をそれぞれひとつのブロックにまとめることにより初期ブロック集合を生成し、初期ブロック集合の概略的な初期フロアプランを行なう。次に、初期概略フロアプランにおいて近接して配置された初期ブロックの集合をそれぞれまとめることにより新たなブロック集合を生成する。次に、新たに生成されたブロック集合のフロアプラン初期解を生成する。最後に、初期フロアプランを逐次改良することにより、最終的なフロアプラン(ブロック配置位置、形状の決定)を行なう。

請求項（抜粋）：

半導体集積回路の自動フロアプランの方法であって、設計対象回路から論理階層構造を抽出し、この論理階層構造の最下位論理階層に含まれるゲートの集合をそれぞれひとつのブロックにまとめることにより初期概略フロアプランの対象となる初期ブロックを生成し、前記初期ブロックを用いて初期概略フロアプランを行ない、その結果、近接して配置された初期ブロックの集合をひとつにまとめることにより新たなフロアプラン用ブロックを生成し、前記生成されたブロックのフロアプラン初期解を前記初期概略フロアプランを基に生成し、この初期解を逐次改良することで最終的なフロアプランを生成することを特徴とする半導体集積回路の自動フロアプラン方法。

IPC (3件)：

G06F 17/50 658 ,  G06F 17/50 654 ,  H01L 21/82

FI (3件)：

G06F 17/50 658 A ,  G06F 17/50 654 G ,  H01L 21/82 C

Fターム (14件)：

5B046AA08 ,  5B046BA02 ,  5B046BA05 ,  5B046CA04 ,  5B046GA01 ,  5B046KA08 ,  5F064AA01 ,  5F064BB02 ,  5F064DD02 ,  5F064DD14 ,  5F064DD20 ,  5F064HH06 ,  5F064HH13 ,  5F064HH15

引用特許：

審査官引用 (2件)

• 半導体装置設計支援装置
  公報種別：公開公報   出願番号：特願2000-187108   出願人：富士通株式会社
• フロアプラン方法及びその装置
  公報種別：公開公報   出願番号：特願平9-061499   出願人：シャープ株式会社

引用文献：

審査官引用 (1件)

• 論理階層構造を利用した回路分割手法