特許

J-GLOBAL ID：200903010728715260

クロック乗換回路及びその方法

発明者： 中野 文雄 ,  藤田 仁
出願人/特許権者： 日本電気株式会社 ,  日本電気エンジニアリング株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-321355
公開番号（公開出願番号）：特開2001-144735
出願日： 1999年11月11日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 クロック乗換回路において、乗換前後のクロックにジッタを含み、かつ外部から書込みと読出しの制御入力信号がなくても、クロック乗換を行う。【解決手段】 乗換前のクロックCLK_1を乗換前より高速な乗換後のクロックCLK_2で検出し、乗換後のクロックで自走するカウンタから発生する一定周期のタイミング信号TIMと前記クロック検出結果である位相比較信号COMPと比較させる。位相比較信号COMPは、乗換後のクロックのジッタ周期以上のパルス幅にすることにより安定してクロック乗換を行うことができる。

請求項（抜粋）：

第1のクロック信号に同期した入力ディジタル信号を第2のクロック信号に同期したディジタル信号に変換して、変換結果を出力ディジタル信号として出力するクロック乗換回路において、前記入力ディジタル信号の位相を前記第1のクロック信号の位相に合わせ、前記第1のクロック信号と位相が合った前記入力ディジタル信号を出力する第1の同期回路と、前記第1のクロック信号と位相が合った前記入力ディジタル信号又は前記出力ディジタル信号を前記第1のクロック信号と同一周波数の選択信号の値に応じて選択して、選択されたディジタル信号を中間ディジタル信号として出力する選択器と、前記中間ディジタル信号を前記第2のクロック信号に同期させて、前記第2のクロック信号に同期した前記中間信号を前記出力ディジタル信号として出力する第2の同期回路と、前記第1のクロック信号と前記第2のクロック信号を基に前記選択信号を生成するタイミング制御回路と、を備えることを特徴とするクロック乗換回路。

IPC (2件)：

H04L 7/00 ,  H03K 21/38

FI (2件)：

H04L 7/00 A ,  H03K 21/38

Fターム (5件)：

5K047AA06 ,  5K047GG09 ,  5K047GG42 ,  5K047MM56 ,  5K047MM63

引用特許：

審査官引用 (3件)

• ビット位相同期回路
  公報種別：公開公報   出願番号：特願平7-016739   出願人：沖電気工業株式会社
• 特開平3-053729
  
• クロツク乗換回路
  公報種別：公開公報   出願番号：特願平3-289572   出願人：富士通株式会社