特許

J-GLOBAL ID：200903010886883545

集積回路チップ上の電気めっき相互接続構造

発明者： アンドリカコス、パナヨティス、コンスタンチーノ ,  デリジアンニ、ハリクリア ,  デュコヴィッチ、ジョン、オーエン ,  ホーカンス、ウイルマ、ジェイ ,  ウゾー、シプリアン、エメカ ,  ウォン、クォン、ホン ,  フー、チャオ クン ,  エーデルシュタイン、ダニエル、チャールズ ,  ロッドベル、ケネス、パーカー ,  ハード、ジェフリー、ルイス
出願人/特許権者： インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
代理人 (1件)： 坂口 博 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-527646
公開番号（公開出願番号）：特表2000-510289
出願日： 1996年12月16日
公開日（公表日）： 2000年08月08日
要約：

【要約】集積回路用のサブミクロン相互接続構造を製作する方法を提供する。添加剤を含み、平坦で光沢があり延性があり低応力のCu金属を付着させるのに通常用いられる浴からCuを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたCuを利用する構造のエレクトロマイグレーションの抵抗は、AlCu構造または電気めっき以外の方法で付着されたCuを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。

請求項（抜粋）：

電子デバイス上にボイドのないシームレスな導体を有する相互接続構造を製作する方法であって、 基板上に絶縁材料を形成するステップ、 前記絶縁材料中に、相互接続導体材料を付着するラインまたはバイアあるいはその両方用のリセスをリソグラフィによって画定し形成するステップ、 前記絶縁材料上にめっきベースの働きをする導電層を形成するステップ、 添加剤を含む浴からの電気めっきによって前記導体材料を付着するステップ、および 得られた構造を平坦化して個々のラインまたはバイアあるいはその両方の電気的分離を実施するステップ、を含む方法。

IPC (4件)：

H01L 21/768 ,  C25D 7/12 ,  H01L 21/28 301 ,  H01L 21/288

FI (4件)：

H01L 21/90 C ,  C25D 7/12 ,  H01L 21/28 301 R ,  H01L 21/288 E

引用特許：

審査官引用 (8件)

• 特許第5256274号
  
• 多層配線基板の製造方法
  公報種別：公開公報   出願番号：特願平5-202330   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-075923   出願人：日本電気株式会社
• メッキ装置とメッキ方法
  公報種別：公開公報   出願番号：特願平3-344183   出願人：富士通株式会社
• 特許第4339319号
  
• 特許第3328273号
  
• 特許第3770598号
  
• 特許第4975159号