特許
J-GLOBAL ID：200903010956461449

集積回路装置及び電子機器

発明者：
米澤 岳美

米澤 岳美 について

, 
澤田 光章

澤田 光章 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (5件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄 ,  伊奈 達也 ,  竹腰 昇
公報種別：公開公報
出願番号（国際出願番号）：特願2005-308703
公開番号（公開出願番号）：特開2007-116052
出願日： 2005年10月24日
公開日（公表日）： 2007年05月10日
要約：
【課題】静電気破壊等を効果的に防止できる集積回路装置、電子機器の提供。【解決手段】集積回路装置10は、シリアルバスを介してデータ転送を行う物理層回路PHYを含む高速I/F回路ブロックHBと、少なくとも1つの他の回路ブロックを含む。高速I/F回路ブロックHBは、HBの電源VSSMと他の回路ブロックの電源VSSとの間に設けられる保護回路を含む第1、第2の保護回路ブロックPTB1、PTB2を含む。第1の保護回路ブロックPTB1は、高速I/F回路ブロックHBの辺SE1側に配置され、第2の保護回路ブロックPTB2は、HBの辺SE1に対向する辺SE3側に配置される。【選択図】図5
請求項（抜粋）：
シリアルバスを介してデータ転送を行う物理層回路を含む高速インターフェース回路ブロックと、少なくとも1つの他の回路ブロックとを含み、 前記高速インターフェース回路ブロックは、 前記高速インターフェース回路ブロックの電源と前記他の回路ブロックの電源との間に設けられる保護回路を含む第1、第2の保護回路ブロックを含み、 前記第1の保護回路ブロックは、前記高速インターフェース回路ブロックの短辺である第1の辺側に配置され、 前記第2の保護回路ブロックは、前記高速インターフェース回路ブロックの前記第1の辺に対向する第3の辺側に配置されることを特徴とする集積回路装置。
IPC (5件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 27/092
FI (4件)：
H01L27/04 H ,  H01L27/04 A ,  H01L27/06 311B ,  H01L27/08 321H
Fターム (43件)：
5F038BE07 ,  5F038BH04 ,  5F038BH05 ,  5F038BH06 ,  5F038BH07 ,  5F038BH09 ,  5F038BH13 ,  5F038BH19 ,  5F038CA03 ,  5F038CA04 ,  5F038CA05 ,  5F038CA09 ,  5F038CA10 ,  5F038CA17 ,  5F038CD02 ,  5F038CD05 ,  5F038CD07 ,  5F038CD09 ,  5F038CD14 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ12 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC03 ,  5F048BA01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE04 ,  5F048BE05 ,  5F048BE09 ,  5F048BF18 ,  5F048BG13 ,  5F048BH04 ,  5F048BH06 ,  5F048CC06 ,  5F048CC10 ,  5F048CC13 ,  5F048CC19 ,  5F048DA23
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM