特許
J-GLOBAL ID：200903000357159321
RAM内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-211079
公開番号（公開出願番号）：特開2001-222249
出願日： 2000年07月12日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】 低消費電力で、RAMへの動画のデータの書き込みと同時に静止画データを書き込むことができるRAM内蔵ドライバを提供すること。【解決手段】 RAM内蔵XドライバIC420は、MPU400から静止画データとは別系統でLVDS規格による高速シリアル伝送路を介して動画データを受信する。LVDS受信回路は、MPU400から高速シリアル伝送路上の伝送データが有効であるときにアクティブとなるデータ有効信号DVに基づいて、差動入力レシーバを動作させて定常電流の消費を抑える。別系統で受信された静止画データ、動画データは、それぞれ第1,第2のバスライン110,112を介して、RAM160に書き込まれる。RAMに記憶された静止画データおよび動画データは、表示アドレス制御回路156により表示データとして読み出し制御される。
請求項（抜粋）：
静止画データおよび動画データに基づいて表示部を表示駆動するRAM内蔵ドライバであって、前記静止画データ又は所与のコマンドが入力される第1のポートと、シリアル伝送路を伝送されるシリアルの前記動画データが差動信号として入力される第2のポートと、前記第2のポートから入力された前記差動信号を差動増幅し、パラレルの動画データを生成する受信回路と、前記第1のポートを介して入力された前記静止画データおよび前記受信回路によって生成された前記動画データを記憶するRAMと、前記所与のコマンドに基づいて、前記RAMに対し、前記第1又は第2のポートを介してそれぞれ別個に入力された前記静止画データ又は動画データの書き込み又は読み出し制御する第1の制御回路と、前記第1の制御回路とは独立して、前記RAMに記憶された前記静止画データ又は動画データを表示データとして読み出し制御し、前記表示部を表示駆動する第2の制御回路と、を含むことを特徴とするRAM内蔵ドライバ。
IPC (9件)：
G09G 3/20 623
, G09G 3/20 631
, G09G 3/20 633
, G09G 3/20 660
, G09G 3/20
, G09G 3/20 680
, G06F 12/00 570
, G06F 12/00 580
, G09G 3/36
G09G 3/20 623 A
, G09G 3/20 631 D
, G09G 3/20 633 B
, G09G 3/20 660 U
, G09G 3/20 660 V
, G09G 3/20 680 S
, G06F 12/00 570 C
, G06F 12/00 580
, G09G 3/36
5B060GA02
, 5B060GA05
, 5B060MB05
, 5C006AA01
, 5C006AA02
, 5C006AA15
, 5C006AA22
, 5C006AC21
, 5C006AF01
, 5C006AF06
, 5C006AF11
, 5C006BB11
, 5C006BC16
, 5C006BF02
, 5C006FA12
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD08
, 5C080EE01
, 5C080EE19
, 5C080EE29
, 5C080EE30
, 5C080FF09
, 5C080GG02
, 5C080GG07
, 5C080JJ01
, 5C080JJ02
, 5C080JJ04
, 5C080JJ05
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
