特許

J-GLOBAL ID：200903010958320605

プロセッサ及びこれを用いたデータ処理装置

発明者： 藤山 博之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平10-121083
公開番号（公開出願番号）：特開平11-316736
出願日： 1998年04月30日
公開日（公表日）： 1999年11月16日
要約：

【要約】【課題】複数のバスを備えていてもバス調停制御を簡単にする。【解決手段】 内部バス14に接続されたプロセサコア11と、内部バス14と外部バス22との間に接続されたインタフェース回路12と、内部バス14と外部バス24との間に接続されたインタフェース回路13とを備え、インタフェース回路12は、内部アドレスストローブ信号*ASiに応答して内部バス14上のアドレスをアドレスバッファレジスタ121に保持し、アドレス値によりアクセス要求有無を判定し、バス権要求信号*PREQを出力し、バス権取得後にアドレスレジスタ121の内容を外部バス22上に出力し、その後外部バス22上のデータを内部バス14上に供給しプロセッサコア11に内部レディ信号を供給する。インタフェース間調整回路を備えて、外部バス22と24とを共通接続可能にする。

請求項（抜粋）：

内部バスに接続されたプロセサコアと、該内部バスと第1バスとの間に接続された第1インタフェース回路と、該内部バスと第2バスとの間に接続された第2インタフェース回路とを有するプロセッサにおいて、該第1インタフェース回路は、アドレスバッファレジスタを備え、該プロセッサコアからのリード要求に応答して該内部バス上のアドレスを該アドレスバッファレジスタに保持し、該第1バスのバス権を有している時に該アドレスレジスタの内容を該第1バス上に出力し、その後該第1バス上のデータを該内部バス上に供給し該プロセッサコアに内部レディ信号を供給する、ことを特徴とするプロセッサ。

IPC (2件)：

G06F 13/36 310 ,  G06F 13/362 510

FI (2件)：

G06F 13/36 310 E ,  G06F 13/362 510 D

引用特許：

審査官引用 (2件)

• 特開昭56-145415
  
• コンピユータ間パラレルデータ転送方法及びバスアダプタ
  公報種別：公開公報   出願番号：特願平3-218988   出願人：富士通株式会社