特許

J-GLOBAL ID：200903011031215126

半導体集積回路及びその設計方法

発明者： 竹中 真太郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-115635
公開番号（公開出願番号）：特開平10-308450
出願日： 1997年05月06日
公開日（公表日）： 1998年11月17日
要約：

【要約】【課題】 クロックラインの消費電力を抑えるゲーテッドクロック回路のクロック信号が供給されるフリップフロップ間の遅延時間差(スキュー)をなくすことができる回路及び設計方法を提供する。【解決手段】 ルートバッファ11と該ルートバッファ11から順に分岐した複数段のバッファ12,13と、最終段多入力ゲート(NORゲート)20aおよび20bの組合せからなるクロックツリー構造を持つゲーテッドクロック回路であって、その接続関係は全セルの配置後に生成する。また、クロックラインに接続されるFF30a,30bを機能毎にクラスタリングした後、さらに配置が近傍のFF間でクラスタリングすることによって、各バッファ、多入力ゲートが駆動する負荷を一定にする。このように設計することによって、スキューをなくすことができる。

請求項（抜粋）：

クロックツリーにつながるフリップフロップ(FF)を有し、該フリップフロップの入力と前記クロックツリーを構成する最終段インバータの出力との間に多入力ゲートを設け、該多入力ゲートに、動作の必要な前記FFのみを選択してクロック信号を供給するべくセレクト信号を出力するセレクタ回路が接続されていることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/82 W ,  H01L 27/04 D

引用特許：

審査官引用 (2件)

• 特開平2-039559
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平3-211486   出願人：川崎製鉄株式会社