特許
J-GLOBAL ID：200903011048908010
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-348676
公開番号（公開出願番号）：特開平10-189951
出願日： 1996年12月26日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 素子分離特性を劣化させることなしに、少ないイオン注入量で高いしきい値電圧を得ることを可能にする。【解決手段】 P型シリコン基板1上に形成したLOCOS酸化膜2を貫通する注入条件でボロンイオン(11B+ )を注入して、該LOCOS酸化膜2下にチャネルストッパ層4を形成すると共に、前記基板1内の深い領域に第1のチャネルイオン注入層5を同時に形成する。次に、前記基板1上方から前記LOCOS酸化膜2を貫通しない注入条件でボロンイオン(11B+ )を注入して、前記第1のチャネルイオン注入層5よりも基板の浅い領域である拡散層形成領域下近傍に第2のチャネルイオン注入層6を形成するものである。
請求項（抜粋）：
一導電型のシリコン基板上に形成したLOCOS酸化膜を貫通する注入条件で一導電型の不純物イオンをイオン注入し、当該LOCOS酸化膜下にチャネルストッパ層を形成すると共にゲート電極下の基板表面より深い領域にチャネルイオン注入層を同時に形成する半導体装置の製造方法において、前記LOCOS酸化膜を貫通しない注入条件で一導電型の不純物イオンをイオン注入して前記チャネルイオン注入層よりも基板の浅い領域に補充用のチャネルイオン注入層を形成することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
