特許

J-GLOBAL ID：200903011238370504

半導体発光素子における電極の形成方法

発明者： 野添 誠 ,  小林 祐二
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010136
公開番号（公開出願番号）：特開2000-208816
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 透光性を持つ基板を半導体発光素子の製造において露光の反射光を有効に利用することで製品歩留りの向上と信頼性の高い電極が得られる電極の形成方法の提供。【解決手段】 透光性のサファイアを基板1aとしてその表面にn型層1b,p型層1cを形成しこれらにそれぞれ電極を形成するに際し、基板1aを搭載面側として光反射性のステージ2上に搭載し、電極形成のためのレジスト膜3を被膜した後の露光工程において、ステージ2へ透過した光の反射散乱を利用してレジスト膜3をこの反射光によって露光し、現像後にアンダーカットが付与されたレジスト3aを得る。

請求項（抜粋）：

透光性の基板の上に半導体積層膜を形成するとともに前記半導体積層膜の表面に電極を蒸着形成する半導体発光素子における電極の形成方法であって、前記基板及びその表面に形成した前記半導体積層膜のウエハーを、前記基板を搭載面側として光反射性のステージ上に搭載する工程と、前記半導体積層膜の表面にレジスト膜を形成する工程と、前記レジスト膜の表面にフォトマスクをセットする工程と、前記フォトマスクを通して前記レジスト膜を露光する工程と、前記レジストを現像する工程と、前記ウエハー及びレジストの表面に電極用の金属を蒸着する工程と、前記レジストをその表面の金属蒸着膜とともに除去する工程とを含み、前記露光の工程において前記ステージの表面からの露光反射光によって前記レジストにアンダーカットを付与することを特徴とする半導体発光素子における電極の形成方法。

IPC (3件)：

H01L 33/00 ,  H01L 21/28 ,  H01S 5/042 610

FI (3件)：

H01L 33/00 E ,  H01L 21/28 G ,  H01S 3/18 624

Fターム (21件)：

4M104AA04 ,  4M104AA09 ,  4M104BB09 ,  4M104CC01 ,  4M104DD34 ,  4M104DD62 ,  4M104DD68 ,  4M104GG04 ,  4M104HH20 ,  5F041AA41 ,  5F041CA02 ,  5F041CA40 ,  5F041CA46 ,  5F041CA77 ,  5F041CA85 ,  5F041CA98 ,  5F073CA03 ,  5F073CB05 ,  5F073DA30 ,  5F073DA35 ,  5F073EA29

引用特許：

審査官引用 (3件)

• 揚げポテト及びその製造用治具
  公報種別：公開公報   出願番号：特願平6-286635   出願人：荒木恒彦, 小林清弘
• 特開平3-151846
  
• 特開昭59-074955