特許

J-GLOBAL ID：200903011245693734

炭化けい素半導体素子およびその製造方法

発明者： 藤澤 広幸
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2002-109177
公開番号（公開出願番号）：特開2003-303956
出願日： 2002年04月11日
公開日（公表日）： 2003年10月24日
要約：

【要約】【課題】 不純物濃度が異なる複数の領域からなる終端構造を有する炭化けい素半導体素子を簡素なプロセスで作製すること。【解決手段】 n型半導体基板1上にエピタキシャル成長させたn型半導体層2に、深さが段階的に変化する凹部を形成し、不純物濃度を段階的に高くしながら、p型半導体膜をエピタキシャル成長させることにより、凹部内に、深さ方向に段階的に不純物濃度が異なる第1〜第6のp型半導体領域11,21,31,22,32,33を形成する。これにより、ショットキー電極3の終端から素子の外側へ向かって段階的に不純物濃度が低くなり、かつ深いほど段階的に不純物濃度が低い終端構造が形成される。

請求項（抜粋）：

炭化けい素よりなる第1導電型の半導体層と、前記半導体層の表面上に形成された電極と、前記電極の終端から素子の外側へ向かって不純物濃度が低くなるように複数の炭化けい素よりなる表面領域が配置され、かつ前記各表面領域に、下方へ向かって不純物濃度が低くなる炭化けい素よりなる下部領域が連なる第2導電型の半導体領域と、を具備することを特徴とする炭化けい素半導体素子。

IPC (5件)：

H01L 29/47 ,  H01L 21/265 ,  H01L 21/266 ,  H01L 29/861 ,  H01L 29/872

FI (4件)：

H01L 29/48 E ,  H01L 21/265 M ,  H01L 21/265 F ,  H01L 29/91 F

Fターム (8件)：

4M104AA03 ,  4M104CC03 ,  4M104DD16 ,  4M104FF02 ,  4M104FF10 ,  4M104FF35 ,  4M104GG03 ,  4M104HH18

引用特許：

審査官引用 (1件)

• 電圧吸収端部を有するpn接合を含むSiC半導体デバイス
  公報種別：公表公報   出願番号：特願平9-510194   出願人：アセアブラウンボベリアクチボラグ