特許

J-GLOBAL ID：200903011277951484

固体電解質スイッチング素子及びそれを用いたFPGA、メモリ素子、並びに固体電解質スイッチング素子の製造方法

発明者： 阪本 利司 ,  青野 正和 ,  長谷川 剛 ,  中山 知信 ,  砂村 潤 ,  川浦 久雄 ,  杉林 直彦
出願人/特許権者： 独立行政法人科学技術振興機構 ,  独立行政法人理化学研究所 ,  日本電気株式会社
代理人 (2件)： 平山 一幸 ,  海津 保三
公報種別：再公表公報
出願番号（国際出願番号）：JP2003005393
公開番号（公開出願番号）：WO2003-094227
出願日： 2003年04月25日
公開日（公表日）： 2003年11月13日
要約：

固体電解質スイッチング素子(10,10’,20,20’)は、表面を絶縁層で覆った基板(11)上に配設した第1配線層(13)、第1配線層(13)上に配設したイオン供給層(17)、及びイオン供給層(17)上に配設した固体電解質層(16)と、第1配線層(13)、イオン供給層(17)及び固体電解質層(16)を覆って配設したビアホールを有する層間絶縁層(12)と、前記ビアホールを介して固体電解質層(16)に接触するように配設した対向電極層(15)と、対向電極層(15)を覆うように配設した第2配線層(14)とからなる。イオン供給層(17)と対向電極層(15)との間に印加するしきい値電圧でオン状態、オフ状態を任意に設定でき、不揮発であり、かつ、オン状態の抵抗が低いスイッチング素子を提供することができる。

請求項（抜粋）：

表面を絶縁層で覆った基板と、この基板上に配設した第1配線層と、この第1配線層上に配設したイオン供給層と、このイオン供給層上に配設した固体電解質層と、上記第1配線層、上記イオン供給層及び上記固体電解質層を覆って配設したビアホールを有する層間絶縁層と、この層間絶縁層のビアホールを介して上記固体電解質層に接触するように配設した対向電極層と、この対向電極層を覆うように配設した第2配線層と、から成ることを特徴とする、固体電解質スイッチング素子。

IPC (5件)：

H01L49/00 ,  H01L21/28 ,  H01L21/82 ,  H01L27/10 ,  H01L29/66

FI (5件)：

H01L49/00 Z ,  H01L21/28 301R ,  H01L27/10 451 ,  H01L29/66 Z ,  H01L21/82 A