特許
J-GLOBAL ID：200903011286800405
マルチCPUシステムのデータ入出力処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-051553
公開番号（公開出願番号）：特開平8-249021
出願日： 1995年03月10日
公開日（公表日）： 1996年09月27日
要約：
【要約】【目的】 マルチCPUシステムとしての制御性能を損なうことなく、該複数のCPUにてA/D変換器等の入出力装置を効率的に共有する。【構成】 CPU101、CPU201は、データの入出力や演算にかかる処理を機能分担するマルチCPUシステムを構成する。A/D変換器106等の入出力装置は、CPU101にバス接続されている。シリアル通信回路110及び204は、CPU201と上記A/D変換器106等の入出力装置との間に介在して、CPU201による同A/D変換器106等の入出力装置へのアクセス要求並びにその要求データを送受信する。また通信調停回路109は、シリアル通信回路110とCPU101との間に介在して、上記A/D変換器106等の入出力装置に対するCPU101によるアクセスとCPU201によるアクセスとが重ならないようにこれを調停する。
請求項（抜粋）：
データの入出力や演算にかかる処理を複数のCPUにて機能分担して実行するマルチCPUシステムにあって、任意の第1のCPUにバス接続されてデータの入出力を実行するデータ入出力手段と、該第1のCPUとは別の第2のCPUと前記データ入出力手段との間に介在して、同第2のCPUによる前記データ入出力手段へのアクセスデータを送受信する通信手段と、該通信手段と前記第1のCPUとの間に介在して、前記データ入出力手段に対する前記第1のCPUによるアクセスと前記第2のCPUによるアクセスとが重ならないようにこれを調停する通信調停手段と、を具えることを特徴とするマルチCPUシステムのデータ入出力処理装置。
IPC (3件)：
G05B 19/05
, F02D 45/00 374
, F02D 45/00 380
G05B 19/05 S
, F02D 45/00 374 Z
, F02D 45/00 380
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
