特許
J-GLOBAL ID:200903011352667630

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 菅野 中
公報種別:公開公報
出願番号(国際出願番号):特願平9-247036
公開番号(公開出願番号):特開平11-087657
出願日: 1997年09月11日
公開日(公表日): 1999年03月30日
要約:
【要約】【課題】 高密度、高信頼性の半導体装置および、その製造方法を提供する。【解決手段】 低電圧で動作するメモリセル領域101のトランジスタの側壁をシリコン窒化膜として自己整合コンタクトをとし、高電圧で動作する周辺回路領域102のトランジスタの側壁をシリコン酸化膜とする。
請求項(抜粋):
半導体基板上に形成された第1の絶縁ゲート電界効果トランジスタと、該第1の絶縁ゲート電界効果トランジスタと用途の異なる回路に用いられる第2の絶縁ゲート電界効果トランジスタと有する半導体装置であって、前記第1の絶縁ゲート電界効果トランジスタのゲート電極の側面に形成されるスペーサは、シリコン窒化膜からなり、前記第2の絶縁ゲート電界効果トランジスタのゲート電極の側面に形成されるスペーサは、シリコン酸化膜からなるものであることを特徴とする半導体装置。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78 ,  H01L 21/336
FI (5件):
H01L 27/10 671 Z ,  H01L 27/10 681 F ,  H01L 29/78 301 G ,  H01L 29/78 301 P ,  H01L 29/78 301 Y
引用特許:
審査官引用 (1件)

前のページに戻る