特許
J-GLOBAL ID:200903011365068280

半導体記憶装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-324208
公開番号(公開出願番号):特開平6-125059
出願日: 1992年12月03日
公開日(公表日): 1994年05月06日
要約:
【要約】【目的】 容量蓄積部を有する半導体記憶装置について、容量蓄積部の大きな容量と高い集積度を実現し、かつその製造を容易に行う。【構成】 半導体記憶装置において、半導体基板1の一部に設けられたスイッチングトランジスタの上方に上層配線16を設け、さらにこの上層配線16の上方に容量蓄積部23を設けて、容量蓄積部コンタクト18を上層配線16を貫通して形成する。これにより、容量蓄積部18の容量を大きく確保しながら、メモリセル部と周辺回路部とにおける上層配線の同時パターニング時に、フォーカス余裕度を大きく確保する。特に、容量蓄積部コンタクト18をビット線12を貫通させることで、ビット線上置き型の構成と同様にドレイン3とソース4とをワード線6に対して対称に配置することができ、余分箇所をなくすことで、さらに集積度が向上する。
請求項(抜粋):
半導体基板の一部に設けられたスイッチングトランジスタと、上記スイッチングトランジスタの上方に設けられた上層配線と、該上層配線の上方に設けられた容量蓄積部とを備えたことを特徴とする半導体記憶装置。
引用特許:
審査官引用 (6件)
  • 特開平1-175756
  • 特開平2-094558
  • 特開平4-014867
全件表示

前のページに戻る